完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
10531
|
想用Viso画Verilog流程图，但是画了一点就觉得画不下去。之前用UML画，由于基本不太会，所以放弃。请问大家，Verilog流程图用什么画好呢？谢谢！
0
已退回1积分
|
|
相关推荐
6个回答
|
|
|
都是大牛啊。。。没人理这只菜鸟啊。。。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
感觉Verilog的代码无法用Viso表示呢，都是并行触发的，许多模块互相调用，不好表示啊。请问您有用Viso画的Verilog流程图吗？可以把一个不算机密的让我借鉴一下吗？谢谢 |
|
|
|
|
|
流程图viso完全可以画，你是不太熟悉吧！
|
|
|
2014-11-10 20:34:48
评论
|
|
|
TimeGen ， TimingDesigner
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1449 浏览 1 评论
2542 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1203 浏览 0 评论
3693 浏览 1 评论
3303 浏览 0 评论
2336 浏览 58 评论
6190 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1989
