完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` EE对话第二期：精彩问答汇总帖 撰文、组稿：cindy(wushiyu@elecfans.com) 吴鉴鹰：精通fpga跟会不会pcb的画法是没有什么关系的。 网友骨灰级发烧友：我们公司是用FPGA做视频简单处理及一些板上其他时序控制，想了解下大家都在用FPGA做什么？ 吴鉴鹰：你好，FPGA是现场可编程门阵列，不像单片机一样执行需要时序，fpga 的语句是并行执行的，所以运行速度很快，我用的多的是在信号采集方面，原来用在过焊接的衡流控制，响应速度很可观。 网友番茄番茄：FPGA与DSP相比的优势劣势是什么呢？ Youzizhile（王工）：FPGA是可以配置外设和功能的，可以集成DSP的功能，并且最大的优势是并行处理。 而dsp是固定的功能，外设也是固定的，不能剪裁。 网友偶是高富帅：请问在Verilog代码的顶层文件中怎样去加IOB，BUFG等，语法格式是怎样的？总共有多少类型？在哪里可以找到相关资料？另外，如果是ASIC而不是FPGA，那些IOB，BUFG还需要么？是不是要换成ASIC工艺库中的与此类似的东西？ Youzizhile（王工）：BUFG是全局缓冲，它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。 Buffer and Inverter Gates buf (Output,..., Input) not (Output,..., Input) 可以搜索verilog的语法知识看下 网友迈特拉不：问一下大侠，cyclone 系列的fpga为了省电能不能把io的电压关断，只提供核电压，如果可以关断后的io状态如何 Youzizhile（王工）：可以把不用的io设置为三态，io的电压关断后输出肯定是不定态，就像最基本的ttl芯片一样，悬空的引脚状态时不定的 网友莎莎miu~：静态时序分析方式的比起来的优缺点是什么？ Youzizhile（王工）：IC时序验证用两种方法实现：一是动态时序分析，即根据电路中提取的延时参数，通过仿真软件动态的仿真电路以验证时序是否满足要求。二是静态时序分析，即通过分析设计中所有可能的信号路径以确定时序约束是否满足时序规范。 动态时序分析的时序确认通过仿真实现，分析的结果完全依赖于验证工程师所提供的激励。不同激励分析的路径不同，也许有些路径（比如关键路径）不能覆盖到，当设计规模很大时，动态分析所需要的时间、占用的资源也越来越大。 静态时序分析根据一定的模型从网表中创建无向图，计算路径延迟的总和，如果所有的路径都满足时序约束和规范，那么认为电路设计满足时序约束规范。静态时序分析的方法不依赖于激励，且可以穷尽所有路径，运行速度很快，占用内存很少。它完全克服了动态时序验证的缺陷，适合大规模的电路设计验证。对于同步设计电路，可以借助于静态时序分析工具完成时序验证的任务。 网友刀马旦：目前设计里边需要用到除法，直接用除号“/”也能综合出来，那么用除号“/”就意味着在一个时钟周期内可以得到商吗？ Youzizhile（王工）：除法一个周期是得不到结果的。用除号“/”和用除法模块lpm_divider是一样的 芒果冰：我用的是xilinx ISE调用modelsim进行仿真，为什么仿真ip核生成的双口RAM时，modelsim启动不起来呢，去掉RAM就能调用，这是什么问题？ Youzizhile（王工）：有没有编译Xilinx的库文件？我觉得要是其他功能正常的话，就是modelsim没有编译完全Xilinx的库文件 网友小黑羊：谈一谈对FPGA的复位问题呗，一共分几种复位方式呢？ 吴鉴鹰：一、异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。 优点：a、设计比较简单。 b、大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源。 c、异步复位信号识别方便，而且可以很方便的使用FPGA的全局复位端口GSR。二、各自的优缺点： 二、同步复位的优点大概有3条： a、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺。 b、有利于仿真器的仿真。 c、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。 缺点： a、复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。 b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源 网友insistdream2013: fpga 与 DSP 的区别是什么呢？请两位大神帮小弟解决一下！ 吴鉴鹰：单片机设计属软件范畴；它的硬件（单片机芯片）是固定的，通过软件编程语言描述软件指令在硬件芯片上的执行,DSP的功能是固定的，内部的资源都是别人设计好的，你只能在别人设计好的资源上进行开发;FPGA设计属硬件范畴，它的硬件（FPGA）是可编程的，是一个通过硬件描述语言在FPGA芯片上自定义集成电路的过程 网友Limengmingx: 战略MARK一下，很期待前辈们分享自己宝贵的经验给我们 Youzizhile（王工）:我上手FPGA主要是参与了几个项目，其实最主要的就是动手去做，编程和调试都是在动手中去不断进化。但是对于FPGA编程来说，首先最主要的就是先画时序图，不能一上手就编程序，那样不知道检验的标准。先草绘时序图，再按照时序图完成编程。 往期回顾 ——————————————————————————————————————————————————————— EE对话第二期：EE对话第二期：FPGA代替一切芯片的可能性有多高？ EE对话第一期：替代8位MCU 谁会是最强杀手锏？ ` 
1
|
|
相关推荐
2 个讨论
|
|
|
|
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1882 浏览 49 评论
6018 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3544
评论
淘帖
6
8716
