完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
背景如下:小弟想用一个task实现16个时钟周期的延迟,然后产生一标志位cnt_key用作后面语句的激励,但用modlesim仿真的时候cnt_key没有起到激励作用,程序如下,请各路大神帮忙指点下。不胜感激!!!
task cnt1; input clk; output cnt_key; reg [3:0] cnt_key; begin cnt_key<=0; repeat(16) @(posedge clk); cnt_key<=1; end endtask |
|
相关推荐
1个回答
|
|
检查一下 设置 是不是有问题
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1339 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1917 浏览 1 评论
3022 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1297 浏览 0 评论
4158 浏览 1 评论
2423 浏览 58 评论
6252 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-19 08:41 , Processed in 0.405186 second(s), Total 71, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191