[问答]

求助verilog编写实现AXIStream-FIFO功能思路

8041

问答对人有帮助，内容完整，我也想知道答案 0 各位大神，有没有用过AXIStream-FIFO IP core的或不用core直接用verilog实现过AXIStream-FIFO功能的，我现在FPGA入门练习(据说华为等大公司喜欢考这种），要用verilog实现 AXI Stream的异步FIFO 1、读写不同的时钟，设一个100M，另一个333M 2、读写不同的位宽，设写为8bit，读为32bit 3、fifo深度为32 4、控制信号没有empty、full，改为valid、last、ready等 5、可用block ram实现 6、读写接口分别为AXI stream master和slave 我看了Xilinx的FIFO generator的datasheet不是很清楚时序图，能不能讲解一下编程的思路，贴出你们的时序图 0 已退回10积分
2014-2-21 16:24:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 ZHLEzuiqiang 相关推荐 • 毕设要求做基于FPGA的数字电路实验平台，要求上位机用labview ,实现几个模块功能，并且实现自动打分功能 4867 • 基于FPGA的数字电路实验平台，要求上位机用labview ,实现几个模块功能，并且实现自动打分功能 3832 • 没有字库的液晶屏怎么编写实时变化的数字量的程序 3359 • 怎样使用FIFO去实现串口数据的收发功能呢 1095 • 编写FPGA代码使系统输出LVDS模拟数据 4626 • 48个独立按键控制48个led，用verilog编写 4273 • 求助“FPGA的SDI视频处理的仿真代码编写” 3114 • nios ii 中如何实现AD采集存储的问题 2144 • 基于verilog的电子琴设计，记忆功能，能否实现 3535 • verilog FIFO程序 4514