完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
相关推荐
22个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
这个比较实用
|
|
|
2014-1-21 10:18:35
评论
|
|
|
|
|
|
|
|
|
不错，分频器设计巧妙了是很强大的
|
|
|
2014-3-3 10:29:03
评论
|
|
|
有没有人可以告诉我，下载积分-1分是什么意思？
|
|
|
2014-3-3 10:29:58
评论
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
不错，分频器设计巧妙了是很强大的！！！
|
|
|
|
|
|
感谢分享好东西
|
|
|
|
|
|
很实用，下一个
|
|
|
|
|
|
赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞
|
|
|
|
|
|
好东西，谢谢分享
|
|
|
2015-4-20 20:11:03
评论
|
|
|
好东西啊 嘻嘻
|
|
|
|
|
|
感觉还不错，来凑个热闹
|
|
|
|
|
|
设计一个1 ~ 32的数控分频器，通过5个按键控制分频系数，按键按下为高电平。
程序如下： module div(clk,clk_out,rst_n,D1,D2,D3,D4,D5); input clk; //系统时钟信号 input rst_n; //系统复位信 input wire D1,D2,D3,D4,D5; output reg clk_out; //输出频率 reg[4:0] count; always @(posedge clk ) begin if(!rst_n) count<={~D5,~D4,~D3,~D2,~D1}; else if(count<5'b11111) count<=count+1'b1; else count<={~D5,~D4,~D3,~D2,~D1}; end always @(posedge clk) begin if (count==5'b11111) clk_out<=1; else clk_out<=0; end endmodule 示波器验证后没效果。请问5个按键控制分频系数这块该怎么写？ |
|
|
|
|
|
正需要，谢谢楼主分享！
|
|
|
|
|
|
感谢分享好东西，嘿嘿
|
|
|
|
|
|
学习学习，谢谢分享！
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1125 浏览 1 评论
2273 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1175 浏览 0 评论
3412 浏览 1 评论
3048 浏览 0 评论
2291 浏览 58 评论
6142 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
9012
淘帖
1973
