完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
摘要：FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题。本文介绍了FPGA异步时钟设计中容易产生的亚稳 Abstract：It is necessary to avoid the substabihty of asynchronous clock in FPGA．This paper introduces the substability phenomena and the relative
游客
，如果您要查看本帖隐藏内容请回复
0
|
|
|
最近下载过的用户(1)
相关推荐
|
|
|
· 2009-4-26 17:01:04
|
|
|
|
|
|
|
|
|
· 2009-5-15 08:59:37
|
|
|
|
|
|
|
|
|
· 2010-12-5 20:26:18
|
|
|
|
|
|
|
|
|
· 2014-1-5 00:34:01
|
|
|
|
|
|
|
|
|
· 2014-8-29 16:27:11
|
|
|
|
|
|
|
|
842 浏览 2 评论
labview如何实现电机位置与图像清晰度计算值相对应，或者说如何实现电机每步距计算一次清晰度值?
1344 浏览 2 评论
1896 浏览 1 评论
2298 浏览 2 评论
NI Vision有个图片打不开其他图都能打开（用NI Vision Assistant也打开不了）
2703 浏览 1 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5500
淘帖
706
发表评论
赞
回复
