完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2678
|
1.verilog里的$display系统函数是否能被quartusII9.0支持，在哪里能看到运行的结果？
2.一个半加器的verilog文件如下 `timescale 1ns/100ps module abc(a,b,sum,c); input a,b; output sum,c; assign #2 sum=a^b; assign #5 c=a&b; endmodule 输入a,b的波形是周期波形，反相，周期相同，按理说输出sum应该是一直高电平，但quartusII9.0 的仿真结果是周期性出现低电平，约为0.5ns的宽度，这是为什么啊？能不能消除这些低电平？ 请高人指点一下迷津，谢谢！ 
0
|
|
相关推荐
6个回答
|
|
|
是不是延迟的原因
|
|
|
|
|
|
谢谢楼主分享！！！
|
|
|
|
|
|
好久没玩fpga了，估计是竞争造成的。添加触发器应该会改善的
|
|
|
|
|
|
|
|
|
|
|
|
本帖最后由 e-play 于 2013-8-30 09:51 编辑
不完整的条件语句就是添加了时序电路。你加条语句，让时钟上升沿到来才计算一次。if clk'event and clk='1' then (VHDL) verilog 应该是 always @(posedge clk）吧？ |
|
|
|
|
|
有所领悟，非常感谢！ |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
838 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1040 浏览 0 评论
871 浏览 0 评论
1906 浏览 0 评论
482 浏览 0 评论
1289 浏览 28 评论
5471 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6352
