完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
今天做了下十进制加法计数器，用DE2做的，可是不会添加50M内部时钟分频模块，将分频后的1秒时钟作为计数时钟，在这请教下各位前辈。
代码如下： LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENtiTY CNT10 IS PORT (CLK,RST,EN,LOAD :IN STD_LOGIC; DATA : INSTD_LOGIC_VECTOR (3 DOWNTO 0); DOUT :OUTSTD_LOGIC_VECTOR (3 DOWNTO 0); COUT :OUTSTD_LOGIC); END CNT10; ARCHITECTURE behave OF CNT10 IS BEGIN PROCESS (CLK,RST,EN,LOAD) VARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST=’0’ THEN Q : (OTHERS=>’0’); ELSIF CLK’EVENT AND CLK=’1’ THEN IF EN=’1’ THEN IF (LOAD=’0’) THEN Q : DATA; ELSE IF Q<9 THEN Q : Q+1; ELSE Q :=(OTHERS=>’0’); END IF; END IF; END IF; END IF; IF Q=”1001” THEN COUT<=’1’; ELSE COUT<=’0’; END IF; DOUT <=Q; END PROCESS; END behave;
0
|
|
相关推荐
5个回答
|
|
|
没太明白你的意思，你要对50M分频的话可以直接写个分频程序啊。如果你的50M是说板子上的时钟话，你可以编译之后在引脚里分配啊。你的这个程序没编译就贴进来了吧，很多变量赋值符号都没写好
|
|
|
|
|
|
谢谢楼主分享了
|
|
|
|
|
xiewenbin520 发表于 2013-5-18 20:07 恩恩，谢谢您的解答 |
|
|
|
|
|
客气，相互学习
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1469 浏览 1 评论
2564 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1207 浏览 0 评论
3716 浏览 1 评论
3325 浏览 0 评论
2337 浏览 58 评论
6190 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8696
评论
淘帖
1587
