完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
哪位大虾帮帮忙用verilog语言编写一个计数器，谢谢啊
0
|
|
相关推荐
3 个讨论
|
|
|
module counter(clk,rst,en); en<='b0; |
|
|
|
|
|
|
|
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1301 浏览 1 评论
2407 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1191 浏览 0 评论
3552 浏览 1 评论
3174 浏览 0 评论
2309 浏览 58 评论
6158 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4847
评论
淘帖
7103
0
