完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
//三输入异或源文件 module or_3 (x1,x2,x3,z1); input x1,x2,x3; output z1; wire x1,x2,x3; reg z1; always @(x1 or x2 or x3) begin z1=x1|x2|x3; end endmodule //testbench文件 `timescale 10ns/1ns module or_3_tb; reg x1,x2,x3; wire z1; initial begin:apply_stimulus reg[3:0] i; for(i=0;i<8;i=i+1) begin {x1,x2,x3}=i [3:0]; #10 $display ("{x1x2x3} = %b,z1 = %b",{x1,x2,x3},z1); end end or_3 test( .x1(x1), .x2(x2), .x3(x3), .z1(z1) ); endmodule 仿真图: ![]() |
|
相关推荐
1个回答
|
|
提问: #10 $display ("{x1x2x3} = %b,z1 = %b",{x1,x2,x3},z1); 这句是不是没起作用,求解!! 这句话起作用的话,是在modelsim命令窗口上面的信息窗口中显示结果的。不是在图形上面显示的。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
AG32 SDK 更新版本1.7.0:加入dsp例程和Slave SPI例程
554 浏览 0 评论
1186 浏览 0 评论
552 浏览 0 评论
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
634 浏览 1 评论
984 浏览 3 评论
2556 浏览 58 评论
6367 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-3-19 11:22 , Processed in 0.787831 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191