完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2308
|
我写了一段Verilog代码，其中有一个六位的输出信号，所有管脚分配都选的LVTTL逻辑，下载到FPGA（xinlinx_virtex-4系列）后，该信号的最高位输出电压为负值（就是负电压代表逻辑0，零电压代表逻辑1），其他管脚输出都正常（即+3.3V代表逻辑1,0V代表逻辑0)。我在程序里每次都是对该信号的6位同时赋值的，并没有对最高位做过单独处理，有哪位大师知道是怎么回事啊？
0
|
|
相关推荐
2个回答
|
|
|
不会吧，你没测试对吧！能没有负电压输出的
|
|
|
2012-10-11 20:10:45
评论
|
|
|
我是直接接到示波器看的波形，其他管脚的输出都正常，只有那一个管脚输出低电平为负
|
|
|
2012-10-12 10:29:23
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1509 浏览 1 评论
2612 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1214 浏览 0 评论
3761 浏览 1 评论
3371 浏览 0 评论
2342 浏览 58 评论
6196 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4028
