FPGA设计中帧同步系统的实现

FPGA设计中帧同步系统的实现.pdf

FPGA设计中帧同步系统的实现.pdf (311.56 KB, 下载次数: 99 )

FPGA设计中帧同步系统的实现

数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传
输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分
频器的输出决定。为此，帧同步的任务就是要给出这个“开头”和“末尾”的时刻。通常提取帧同步
信号有两种方法：一类是在信息流中插入一些特殊的码组作为每帧的头尾标记。另一类则不需要加入
码组，而是利用数据码组本身之间彼此不同的特性实现同步。这里采取第一种方法——连贯式插人法
实现帧同步。所谓连贯式插入法就是在每帧开头插入帧同步码。所用的帧同步码为巴克码，巴克码是
一种具有特殊规律的非周期序列，其局部自相关函数具有尖锐的单峰特性，这些特性正是连贯式插入
帧同步码组的主要要求之一。因此，这里提出帧同步系统的FPGA 设计与实