Xilinx_FPGA_内部结构深入分析
存储单元 存储单元可以配置为D触发器,就是我们常说的FF,Xilinx称之为FD;
也可以配置为锁存器,Xilinx称之为LD。
输出和三态通路各有一对寄存器外加一个MUX。
利用这种2+1的组合可以产生DDR操作,Xilinx称之为ODDR2。
每个存储单元都有6个接口信号:
时钟+时钟时能,数据输入+输出,置位复位+翻转输入
除了这些信号,存储单元还有一些属性设置:
- FF/Latch可以用来配置存储单元的类型;
- Sync/Async 配置置位复位的方式;
- SRHIGH/SRLOW 配置是置位(1)还是复位(0);
INIT1/INIT0 配置置位复位的初始值,一般置位(1)复位(0);
|