完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
4个回答
|
|
注意模拟供电,和数字供电分开供电即可,如果用同一个电源,隔离一下就可以了。
|
|
|
|
|
|
|
|
如果从干扰上看,我觉得用晶振比较好,选取一个比较干净的GDN, layout可以尽量靠近芯片。 从FPGA得到,都会用到同一个数字GND. 我觉得是可以不要隔离的。
|
|
|
|
在回答这些问题之前,我们先了解一下ADC(模数转换器)和FPGA(现场可编程门阵列)的基本概念。
1. ADC的DGND处理: DGND(数字地)是数字电路的地线,用于连接数字电路的地。在电路设计中,DGND应该与模拟电路的AGND(模拟地)分开,以避免数字噪声干扰模拟信号。因此,ADC的DGND应该与FPGA的DGND相连,而不是与模拟电路的AGND相连。 2. 电源系统设计: 在设计电源系统时,我们需要考虑电源的稳定性、纹波和噪声等因素。根据您的描述,您有三组电源:±6V/GND1,+5V/GND2,+5V/GND3。以下是电源分配的建议: - ADC:ADC通常需要稳定的电源,因此可以使用±6V/GND1作为ADC的电源。 - FPGA:FPGA可以使用+5V/GND2作为电源,因为FPGA通常需要较低的电压。 - 其他数字电路:可以使用+5V/GND3作为其他数字电路的电源。 请注意,这些分配仅作为建议,具体分配可能需要根据您的电路设计和需求进行调整。 3. ADC的采样时钟ADCCLK来源: ADC的采样时钟ADCCLK可以由晶振提供或由FPGA提供。以下是两者的优缺点: - 晶振提供:晶振提供的时钟通常具有较高的稳定性和精度,适用于对时钟精度要求较高的应用。但是,晶振的成本可能较高,且需要额外的电路来驱动ADC。 - FPGA提供:FPGA提供的时钟可以方便地与FPGA的其他功能集成,降低成本。但是,FPGA提供的时钟可能受到FPGA内部噪声的影响,导致时钟精度降低。 综上所述,如果您的应用对时钟精度要求较高,建议使用晶振提供的ADCCLK;如果成本和集成度是主要考虑因素,可以选择FPGA提供的ADCCLK。 |
|
|
|
只有小组成员才能发言,加入小组>>
340 浏览 1 评论
535 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
781 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
655 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1138 浏览 1 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
65浏览 29评论
175浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
255浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
205浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
60浏览 13评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 09:18 , Processed in 1.592569 second(s), Total 51, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号