[问答]

利用ADS869X做一个隔离的高速数据采集系统，ADC需要一个时钟信号，可以自己外接一个晶振电路吗？

问答对人有帮助，内容完整，我也想知道答案 0 我想利用ADS869X做一个隔离的高速数据采集系统，原理图为Datasheet 里面的 Figure 8-1. 18-Bit Isolated DAQ System for High Common-Mode Rejection 有以下几个问题： 1、ADC需要一个时钟信号，这个时钟信号可以自己外接一个晶振电路吗？不使用Digital Host的时钟信号。 2、我准备先用FPGA 开发板初步做一个高速数据采集系统，时钟信号由FPGA产生。但是网上购买的开发板留出了插针接口，时钟信号和其他高频信号通过这样的插针接口影响系统的正常工作吗？（信号会发生畸变吗）。 0 本主题由 Harmony威廉希尔官方网站专家于 2024-11-26 11:14 审核通过
2024-11-26 07:11:39　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 67 个回答。邀请回答 heks 该类别下有 64 个回答。邀请回答普罗旺斯的薰衣草该类别下有 63 个回答。邀请回答 wang21cj 该类别下有 60 个回答。邀请回答 hgimtk 该类别下有 55 个回答。邀请回答 chm5 该类别下有 53 个回答。邀请回答 lksas 该类别下有 49 个回答。邀请回答风动影随该类别下有 47 个回答。邀请回答 K_Ming 该类别下有 47 个回答。邀请回答 zhhx1985 该类别下有 46 个回答。邀请回答 msvdsufsdf 该类别下有 46 个回答。邀请回答 hfgsd 该类别下有 46 个回答。邀请回答 huzp_bbs 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 45 个回答。邀请回答 kghfh 该类别下有 44 个回答。邀请回答小黑羊该类别下有 44 个回答。邀请回答 zhouxk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 44 个回答。邀请回答 Tutut 该类别下有 44 个回答。邀请回答科源机电该类别下有 43 个回答。邀请回答举报吴湛相关推荐 • 5 Gsps高速数据采集系统该怎么设计？ 2479 • AD9249-65怎么外接晶振？ 231 • 如何利用FPGA实现高速连续数据采集系统设计？ 2003 • 能否直接使用晶振直接给ADC324X产生时钟信号？ 51 • 请问怎么设计一种高速数据采集系统？ 853 • 高速采集系统的工作原理是什么？ 1491 • 利用FPGA做一个多通道超声信号采集分析的系统的基本工作原理 5047 • 求一种基于高速隔离芯片的高速串行隔离型ADC 1924 • 关于一个晶振的分频问题 22012 • 基于FPGA的高速数据采集系统该怎么设计？ 2060 2个回答

答案对人有帮助，有参考价值 0 您好， 1、您指的应该是SCLK时钟信号，不可以的，因为数据的传输都是通过SCLK的上升沿和下降沿进行的，如果您使用外部晶振的话，主控端还得检测外部晶振的上升下降沿，弄不好时序就乱了 2、您可以咨询下开发板供应商这个插针接口对外连接线（线的类型、长度等）有什么要求吗，按照他们的要求来，应该没问题。

2024-11-26 10:44:31 评论举报杨云

答案对人有帮助，有参考价值 0 1. 关于ADC时钟信号的问题：是的，您可以自己外接一个晶振电路来为ADS869X提供时钟信号。根据ADS869X的数据手册，它支持外部时钟输入。您可以将晶振电路的输出连接到ADS869X的时钟输入引脚（例如，CLKIN引脚）。这样，您可以不使用Digital Host的时钟信号，而是使用外部晶振电路产生的时钟信号。 2. 关于FPGA开发板和插针接口的问题：使用FPGA开发板初步制作高速数据采集系统是一个不错的选择。关于时钟信号和其他高频信号通过插针接口的问题，这取决于插针接口的设计和信号完整性。在某些情况下，插针接口可能会导致信号畸变，特别是在高速信号传输时。为了减少这种影响，您可以采取以下措施： a. 选择较短的插针引线，以减少信号传输过程中的延迟和损耗。 b. 使用高速信号传输专用的插针接口，这些接口通常具有更好的信号完整性特性。 c. 在FPGA开发板上为时钟信号和其他高频信号提供适当的电源和地线，以减少信号干扰。 d. 在信号传输过程中使用差分信号，以提高信号的抗干扰能力。总之，虽然插针接口可能会对信号产生一定影响，但通过采取适当的措施，您可以降低这种影响，确保系统的正常工作。在实际应用中，您可能需要进行一些实验和调整，以找到最佳的解决方案。

2024-11-26 17:57:01 评论举报小峰