[问答]

ADS54J69每个转换器后跟随两个半带的FIR滤波器，那输出的是IQ数据吗？

问答对人有帮助，内容完整，我也想知道答案 0 1、ADS54J69的内部两个转换器A和B输出的采样的数据是通过一个Jesd204b链路(8个lane)还是通过两个独立的jesd204b链路（每条链路4个lane）。 2、ADS54J69有个DA_BUS_REORDER寄存器，手册上该寄存器只有0x0A一个配置选项，请问该寄存器是如何实现通道对应的？ 3、ADS54J69每个转换器后跟随两个半带的FIR滤波器，那输出的是IQ数据吗（但内部没有混频器）？如果是的话，那最终jesd204b输出的数据格式是是什么样的呢？ 0 本主题由 Harmony威廉希尔官方网站专家于 2024-11-23 11:08 审核通过
2024-11-22 15:42:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答举报一刀两断相关推荐 • Σ-Δ模数转换器之数字滤波器类型与用途 2560 • Σ-Δ ADC数字滤波器类型 2496 • 基于DSPBuilder的FIR滤波器的系统该怎么设计？ 985 • 讲述Δ-Σ模数转换器数字滤波器最常用的正弦滤波器 6399 • 怎么设计高阶FIR滤波器？ 2935 • 怎么设计高阶FIR滤波器？ 1999 • 基于FPGA的FIR数字滤波器该怎么设计？ 2235 • 滤波后的数据比滤波前的数据向前搬移了滤波器系数的一半 1262 • 有源模拟滤波器设计参数有什么？ 3006 • 怎么在FPGA上实现FIR滤波器的设计？ 2057 2个回答

答案对人有帮助，有参考价值 0 通过Figure 71的架构图可以看到，应该是两个4lane的JESD204B链路。 2.关于这个寄存器，看起来确实没有详细对这8bit详细介绍，我理解的是A bus或者B bus的recoder是通过配置Table 12中列觉得寄存器来是实现的。 output format可以通过寄存器43h来配置。

2024-11-23 11:08:14 评论举报夏日余晖

答案对人有帮助，有参考价值 0 1. ADS54J69的内部两个转换器A和B输出的采样数据是通过一个JESD204B链路（8个lane）还是通过两个独立的JESD204B链路（每条链路4个lane）？ ADS54J69是一款高速模数转换器（ADC），它具有两个独立的12位ADC，分别标记为A和B。这两个ADC可以共享一个JESD204B链路，也可以使用两个独立的JESD204B链路。具体取决于您的系统设计和需求。如果需要更高的数据吞吐量，可以选择使用两个独立的JESD204B链路。 2. ADS54J69有个DA_BUS_REORDER寄存器，手册上该寄存器只有0x0A一个配置选项，请问该寄存器是如何实现通道对应的？ DA_BUS_REORDER寄存器用于重新排序数据总线上的数据。0x0A配置选项表示将数据按照特定的顺序重新排列。具体来说，0x0A配置选项将数据按照以下顺序重新排列： - 原始顺序：A0, A1, B0, B1 - 重新排序后的顺序：A0, B0, A1, B1 这种重新排序有助于提高数据吞吐量和减少延迟。 3. ADS54J69每个转换器后跟随两个半带的FIR滤波器，那输出的是IQ数据吗（但内部没有混频器）？如果是的话，那最终JESD204B输出的数据格式是什么样的呢？ ADS54J69内部确实没有混频器，但它可以输出IQ数据。这是因为每个ADC都有一个内置的数字下变频器（DDC），可以将模拟信号转换为数字IQ数据。DDC将模拟信号的实部和虚部分别乘以正弦和余弦波，然后将结果相加得到IQ数据。最终JESD204B输出的数据格式取决于您的系统设计和需求。通常情况下，JESD204B输出的数据格式为： - 每个样本包含两个12位的I和Q数据 - 数据按照DA_BUS_REORDER寄存器的配置顺序排列 - 数据通过JESD204B链路传输，可以是单个8个lane的链路，也可以是两个独立的4个lane的链路请注意，具体的数据格式和传输方式可能因您的系统设计和需求而有所不同。建议您参考ADS54J69的数据手册和应用指南，以获取更详细的信息。

2024-11-23 16:36:47 评论举报尚文清