[问答]

ADS42LB49的CLK一定需要LVDS信号才能驱动吗？

问答对人有帮助，内容完整，我也想知道答案 0 我使用了ZYNQ7Z020来读取ADC的数据，ADC的CLK我直接使用了FPGA输出的差分信号作为CLK，当FPGA输出的时钟信号为100M时ADC能够正常工作，当FPGA输出时钟为250M的时候通过示波器观察CLK的VPP变为了1.2V；这个时候ADC的输出CLK没有输出了，ADS42LB49的CLK一定需要LVDS信号才能驱动吗？如果不是LVDS信号我该如何使用； 0 本主题由 Harmony威廉希尔官方网站专家于 2024-11-23 16:19 审核通过
2024-11-22 12:24:39　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 69 个回答。邀请回答 heks 该类别下有 64 个回答。邀请回答普罗旺斯的薰衣草该类别下有 63 个回答。邀请回答 wang21cj 该类别下有 60 个回答。邀请回答 chm5 该类别下有 55 个回答。邀请回答 hgimtk 该类别下有 55 个回答。邀请回答 lksas 该类别下有 50 个回答。邀请回答风动影随该类别下有 48 个回答。邀请回答 K_Ming 该类别下有 47 个回答。邀请回答 msvdsufsdf 该类别下有 47 个回答。邀请回答 llc1219 该类别下有 46 个回答。邀请回答 hfgsd 该类别下有 46 个回答。邀请回答 kghfh 该类别下有 46 个回答。邀请回答 zhhx1985 该类别下有 46 个回答。邀请回答颜刚YanG 该类别下有 45 个回答。邀请回答 huzp_bbs 该类别下有 45 个回答。邀请回答 zhouxk 该类别下有 45 个回答。邀请回答 fdhsfagd 该类别下有 45 个回答。邀请回答站着幻想该类别下有 45 个回答。邀请回答 Tutut 该类别下有 44 个回答。邀请回答举报刘桂兰相关推荐 • 请问AD9212的CLK+和CLK-可以直接由FPGA以LVDS信号提供吗 4700 • AD9212的CLK+和CLK-可以直接由FPGA以LVDS信号提供吗？ 248 • ADS1246 CS脚是否可以直接接DGND？ 72 • 输入信号是1VPP的单端信号，能不能直接接入ADS5294？ 111 • rk3399怎么才能输出lvds信号？ 750 • IBUF驾驶BUFMR放置警告 1894 • LVDS输出的驱动强度可以改变吗？ 1335 • 请问DM368是否一定需要onenand flash才能正常引导？用nand flash 引导行不行？ 1924 • 18F67K40 SPI停止工作 838 • ADS5240 Serial LVDS是不是不能与ARM直接连呢？ 37 2个回答

答案对人有帮助，有参考价值 0 您好，CLKIN不一定必须是LVDS输入。datasheet中给出了几种不同的输入以及差分输入范围，可以是正弦波输入，Vid=Vclkp-Vclkn=1.5Vpp。或者也可以是LVPECL，LVDS或LVCMOS输入都可以。ADS42LB49需要250Mhz的时钟，所以FPGA输出250Mhz的话，divider配置为1，如果输入是500Mhz的话，divider需要配置为2.同样1G输入的话，divider 需要配置为4。您这里提到100Mhz给CLK能正常工作是吗？

2024-11-23 16:11:41 评论举报夏日余晖

答案对人有帮助，有参考价值 0 ADS42LB49是一款高速模数转换器（ADC），其数据手册中提到了对时钟信号的要求。根据您提供的信息，您使用的是ZYNQ7Z020来读取ADC的数据，并且您已经尝试使用FPGA输出的差分信号作为CLK。在100MHz时，ADC能够正常工作，但在250MHz时，CLK的VPP变为了1.2V，导致ADC的输出CLK没有输出。首先，我们需要了解ADS42LB49的CLK接口是否一定需要LVDS信号。根据ADS42LB49的数据手册，CLK接口支持LVDS和CMOS信号。因此，它不一定需要LVDS信号才能驱动。然而，当您将FPGA输出的时钟信号从100MHz增加到250MHz时，出现了问题。这可能是由于以下几个原因： 1. 信号完整性问题：在高速信号传输中，信号完整性可能会受到影响。这可能是由于信号反射、串扰或阻抗不匹配等原因导致的。您可以尝试优化PCB布局和信号完整性，以解决这个问题。 2. 驱动能力不足：FPGA输出的差分信号可能无法在250MHz时提供足够的驱动能力。您可以尝试使用专用的时钟驱动器来提高驱动能力。 3. 时钟信号质量：在250MHz时，CLK的VPP变为了1.2V，这可能是由于时钟信号质量不佳导致的。您可以尝试使用示波器检查时钟信号的质量，并优化信号路径以提高信号质量。综上所述，ADS42LB49的CLK不一定需要LVDS信号才能驱动。您可以通过优化信号完整性、提高驱动能力和改善时钟信号质量来解决在250MHz时的问题。如果您仍然遇到问题，可以考虑使用LVDS信号，但请注意，这可能需要额外的硬件和信号处理。

2024-11-23 16:32:37 评论举报张超