[问答]

ADC3583怎么用Xilinx的ISERDESE2采集信号？

问答对人有帮助，内容完整，我也想知道答案 0 我看datasheet上3种模式2-wire/1-wire/1/2-wireSLDVS都是9位或者18位的,我用xilinx的FPGA中的ISERDESE2的DDR模式只支持4-,6-,8-bit位宽,或者2个级联支持10或14-bit.这个9bit或18bit怎么采集啊?求解决方案,谢谢! 0 本主题由 Harmony威廉希尔官方网站专家于 2024-11-21 14:55 审核通过
2024-11-21 07:12:08　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 79 个回答。邀请回答 wang21cj 该类别下有 71 个回答。邀请回答 heks 该类别下有 71 个回答。邀请回答普罗旺斯的薰衣草该类别下有 67 个回答。邀请回答 hgimtk 该类别下有 61 个回答。邀请回答 chm5 该类别下有 58 个回答。邀请回答 lksas 该类别下有 52 个回答。邀请回答 zhhx1985 该类别下有 51 个回答。邀请回答风动影随该类别下有 51 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答站着幻想该类别下有 50 个回答。邀请回答 kghfh 该类别下有 49 个回答。邀请回答 llc1219 该类别下有 48 个回答。邀请回答 Tutut 该类别下有 48 个回答。邀请回答 zhouxk 该类别下有 48 个回答。邀请回答 K_Ming 该类别下有 48 个回答。邀请回答 msvdsufsdf 该类别下有 47 个回答。邀请回答 dsdfshf 该类别下有 47 个回答。邀请回答呜哇哇66 该类别下有 47 个回答。邀请回答 fdhsfagd 该类别下有 47 个回答。邀请回答举报何夏庄相关推荐 • ADC3583是否支持多片同步（ADC采样同步）？ 264 • 使用ISERDESE2 INTERFACE_TYPE设置为NETWORKING时收到警告的原因？ 2515 • 如何正确配置ISERDESE2？ 3684 • 请问ISERDESE2原语支持多少位输入？ 4140 • 应用程序中是否需要外部LVDS终端才能进行此配置？ 1025 • 使用带有XC7K160T的ISE 14.7在布局布线步骤中出现错误的解决办法？ 2522 • 请问是否必须总是有一个训练模式来使用ISERDESE2？ 2454 • ADC7175-2数据采集时，信号接到输入端，信号波形就会失真是怎么回事啊？ 273 • 如何使用Virtex-6 FPGA在ADC和FPGA之间实现LVDS接口？ 2098 • 请问可以连接共享相同差分输入的四个ISERDES吗？ 897 2个回答

答案对人有帮助，有参考价值 0 datasheet上3种模式2-wire/1-wire/1/2-wireSLDVS都是9位或者18位的您好，参考Figure 8-39，输出可以是14bit，16bit，18bit和20bit，默认是18bit。可以通过寄存器0x17配置输出数据格式。所以您在哪里看到是9bit或者18bit的SLVDS格式？

2024-11-21 14:45:35 评论举报夏日余晖

答案对人有帮助，有参考价值 0 ADC3583是一款高速模数转换器，支持多种数据输出模式，包括2-wire、1-wire和1/2-wire SLDVS。而Xilinx的ISERDESE2是一种串行数据接收器，支持4、6、8位宽的数据接收，或者通过级联实现10或14位的数据接收。要将ADC3583的数据采集到Xilinx FPGA中，可以采用以下步骤： 1. 选择合适的ADC3583数据输出模式：首先需要根据实际应用需求选择合适的ADC3583数据输出模式。例如，如果需要9位数据，可以选择2-wire模式；如果需要18位数据，可以选择1/2-wire SLDVS模式。 2. 将ADC3583的数据输出转换为ISERDESE2支持的位宽：由于ISERDESE2只支持4、6、8位宽的数据接收，因此需要将ADC3583的数据输出转换为ISERDESE2支持的位宽。这可以通过FPGA内部逻辑实现，例如，将9位数据拆分为两个4位数据，或者将18位数据拆分为两个8位数据。 3. 配置ISERDESE2：根据转换后的位宽，配置ISERDESE2的参数，使其能够正确接收转换后的数据。例如，如果将9位数据拆分为两个4位数据，可以配置两个ISERDESE2实例，分别接收这两个4位数据。 4. 将ISERDESE2的数据输出连接到FPGA内部逻辑：将ISERDESE2的数据输出连接到FPGA内部逻辑，以便进行后续处理。例如，可以将两个4位数据重新组合为一个9位数据，或者将两个8位数据重新组合为一个18位数据。 5. 编写FPGA代码：编写FPGA代码，实现上述步骤中的逻辑。可以使用VHDL或Verilog语言编写代码，实现数据转换、ISERDESE2配置和数据输出等功能。 6. 测试和验证：在FPGA开发板上进行测试和验证，确保ADC3583的数据能够正确采集到FPGA中，并进行后续处理。通过以上步骤，可以实现ADC3583的数据采集到Xilinx FPGA中，并进行后续处理。需要注意的是，具体的实现方法可能因实际应用需求和FPGA资源限制而有所不同，需要根据具体情况进行调整。

2024-11-21 18:11:45 评论举报京五环以外