[问答]

问能否通过GUI软件使得ADC3664EVM在每一个FCLK期间都重复输出同样的值呢？

问答对人有帮助，内容完整，我也想知道答案 0 在下图的GUI软件中可以进行相关设置使得ADC3664EVM能够输出ramp data数据（即输出一个斜坡波形的数据），请问能否通过这个软件使得ADC在每一个FCLK期间都重复输出同样的值呢，意思就是说使得ADC持续输出诸如14‘b01001000111010 这样，就是在每个FCLK期间都是重复输出诸如01001000111010这样的14位数据，因为我想利用这个数据作为一个测试数据，通过ADC在FCLK期间都重复输出相同的数据，我才可以用FPGA的selectio IP核进行相关的移位校准使得数据经过FPGA串并转换后所得出来的数据就是01001000111010（selectio IP核可能有时候会导致串并转换错位，因此最好就是有一个恒定的输入，这样才可以通过bitslip进行校准，可见图三） 0 本主题由 Harmony威廉希尔官方网站专家于 2024-11-19 15:10 审核通过
2024-11-19 08:11:27　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 60 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 wang21cj 该类别下有 48 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答风动影随该类别下有 41 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 zhhx1985 该类别下有 41 个回答。邀请回答 kghfh 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 msvdsufsdf 该类别下有 39 个回答。邀请回答 dsdfshf 该类别下有 39 个回答。邀请回答举报 golabs 相关推荐 • ADC3664EVM板子能够正常返回dclk，但是返回的fclk一直是高电平，且da0一直拉高是怎么回事？ 78 • 如果使用FPGA产生采样时钟给ADC3664的话，下图中的原理图需要进行怎样的修改呢？ 78 • LDC1101EVM GUI不能识别串口是怎么回事呢？ 174 • ADS52J65EVM的GUI软件下载链接有吗？ 166 • PCM9211 EVM光纤接口输入后没有声音是哪里出了问题？ 104 • TLV320AIC3104EVM-K: mclk一直为高电平是怎么回事？ 107 • cc3200能否通过软件限制在802.11b/g模式呢？ 3021 • DDC2256A的DCLK和FCLK，两个时钟都需要做FPGA接收时钟，FCLK是否可以不接？ 66 • 在proteus软件中的ADC0832该如何去使用呢 1762 • PGA300EVM在标定ADC参数时，软件提示ADC系数计算错误，问题出在哪里？ 28 2个回答

答案对人有帮助，有参考价值 0 您好，可以的，需要选择custom pattern，而不是ramp pattern，然后在CUSTOM PAT中写入01001000111010

2024-11-19 14:54:01 评论举报夏日余晖

答案对人有帮助，有参考价值 0 是的，您可以通过GUI软件实现ADC3664EVM在每个FCLK期间重复输出相同的值。以下是实现此目标的步骤： 1. 打开GUI软件并连接到ADC3664EVM。 2. 在软件中找到设置ADC输出数据格式的选项。通常，这个选项可以在“Data Format”或“Output Data”等类似的菜单下找到。 3. 选择您需要的输出数据格式。在您的情况下，您需要输出14位的数据，因此选择14位数据格式。 4. 设置输出数据。在软件中找到设置输出数据的选项。这通常可以在“Output Data”或“Data Pattern”等类似的菜单下找到。将您想要重复输出的数据（例如14'b01001000111010）输入到这个设置中。 5. 保存设置并应用更改。这将使ADC3664EVM在每个FCLK期间重复输出您设置的数据。 6. 将ADC3664EVM的输出连接到FPGA的selectio IP核。这样，FPGA就可以接收ADC3664EVM输出的数据，并进行串并转换。 7. 在FPGA中配置selectio IP核，以便它能够正确地处理ADC3664EVM输出的数据。这可能包括设置数据宽度、时钟频率等参数。 8. 进行测试。在FPGA中编写代码，以便它能够接收来自selectio IP核的数据，并将其转换为所需的格式（例如01001000111010）。然后，您可以检查转换后的数据是否正确。通过以上步骤，您应该可以实现在每个FCLK期间重复输出相同的数据，并利用FPGA的selectio IP核进行相关的移位校准。这将有助于您测试和验证FPGA的串并转换功能。

2024-11-19 18:06:54 评论举报笑过就走