【紫光同创盘古PGX-Nano教程】——（盘古PGX-Nano开发板/PG2L50H_MBG324第十章）SRAM 读写实验例程说明

实验在SRAM的17’h00000地址位置的低字节写入8bit数据，按下S1按键为写入；再按下S2按键读出17’h00000地址位置低字节的8bit数据，led灯显示读出的8bit数据。按下S0进行复位操作。





三：实验原理
此型号SRAM共有5个控制信号，16位数据信号，17位地址信号（开发板原理图对SRAM预留了19位地址信号，但最高位与次高位两位地址信号无效）。
关于IS61WV12816DBLL10TLI的详细描述请参考IS61WV12816DBLL数据手册（-10表示访问时间10ns）。
控制信号共有5个，均为低电平有效入下表所示：

有关控制信号与数据信号的真值表如下图所示：

分析上表所知：
SRAM写状态对应控制信号电平如下表所示（0表示低电平，1表示高电平）：

此时，SRAM将数据存入地址信号对应位置。
SRAM读状态对应控制信号电平如下表所示：

此时，SRAM将地址信号对应位置数据取出。
如果需要控制低字节高字节输出、低字节高字节输入，则就需要使用LB、HB两个控制信号，LB为低电平时，数据的低字节可以存入SRAM，或者地址信号对应位置数据的低字节可以取出，同理，HB为低电平时，数据的高字节可以可以存入SRAM，或者地址信号对应位置数据的高字节可以取出。
取出存入16bit完整数据时：

仅取出存入低8bit数据时：

仅取出存入高8bit数据时：

在对SRAM进行读写操作时，因为此型号SRAM不需要时钟，所以相关信号需要满足指定的时间条件才能对SRAM进行读写操作。详细描述请参考IS61WV12816DBLL数据手册。
板卡晶振为50MHz，周期为20ns，此型号SRAM的访问时间时10ns，因此通过查阅SRAM数据手册可知，控制SRAM控制信号在一个时钟周期内保持相应电平，即可满足时间条件与时序要求；例如在一个时钟周期内将CE、WE信号拉低（LB、HB依据情况拉高或拉低，OE信号拉高），即可将数据写入SRAM对应地址位置；在一个时钟周期内将CE、OE信号拉低（LB、HB依据情况拉高或拉低，WE信号拉高），即可读出SRAM对应地址位置的数据。




四：实验源码设计
顶层：在按键S1按下时，向SRAM写入数据，当S2按键按下时，向SRAM读出数据。



SRAM驱动模块：对SRAM进行写操作时，拉低WE、CE信号。对SRAM进行读操作时，拉低OE、CE信号。













按键消抖模块：不再过多赘述。






五：实验现象
按下S1按键在SRAM的17’h00000地址位置写入16bit数据0000_0000_1010_1010；再按下S1按键读出17’h00000地址位置的16bit数据0000_0000_1010_1010；LED0、LED2、LED4、LED6灯灭、LED1、LED3、LED5、LED7灯亮。按下S3使LED恢复为全灭状态。