RISC-V架构的特点
RISC-V架构RISC-V 架构是基于 精简指令集计算(RISC)原理建立的开放 指令集架构(ISA),RISC-V是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V 指令集完全开源,设计简单,易于移植Unix系统,模块化设计,完整工具链,同时有大量的开源实现和流片案例,得到很多芯片公司的认可。RISC-V 架构的起步相对较晚,但发展很快。它可以根据具体场景选择适合指令集的指令集架构。基于RISC-V 指令集架构可以设计服务器CPU,家用电器CPU,工控CPU和用在比指头小的传感器中的CPU。
特 性 |
x86或ARM架构 |
RISC-V |
---|
架构篇幅 |
数千页 |
少于300页 |
模块化 |
不支持 |
支持模块化可配置的指令子集 |
可扩展性 |
不支持 |
支持可扩展定制指令 |
指令数目 |
指令数繁多,不同的架构分支彼此不兼容 |
一套指令集支持所有架构。基本指令子集仅40余条指令,以此为共有 基础,加上其他常用模块子集指令总指令数也仅几十条 |
易实现性 |
硬件实现的复杂度高 |
硬件设计与编译器实现非常简单仅支持小端格式存储器访问指令一次只访问一个元素去除存储器访问指令的地址自增自减模式规整的指令编码格式简化的分支跳转指令与静态预测机制不使用分支延迟槽(Delay Slot)不使用指令条件码(Conditional Code)运算指令的结果不产生异常(Exception)16位的压缩指令有其对应的普通32位指令不使用零开销硬件循环 |
|