[问答]

STM32103管脚被拉低是什么原因导致的？

问答对人有帮助，内容完整，我也想知道答案 0 我用STM32f103的PD4和PD5引脚，作为开入，配置为GPIO_Mode_IPU，有的装置在运行一段时间后，出现，PD4引脚有输入的时候，PD5引脚也被拉低了，电压约为1.6V左右，检查了一下焊接，也没有问题，请问一下，会是什么原因造成这种情况？CPU引脚连接的光耦。 0 本主题由 Harmony威廉希尔官方网站专家于 2024-4-18 17:20 审核通过
2024-4-18 08:00:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 lining870815844 该类别下有 32 个回答。邀请回答 h1654155275.6678 该类别下有 32 个回答。邀请回答举报李桂兰相关推荐 • 基于STM32103主控板的娃娃机该如何去设计呢 2105 • 需求STM32103控制超声波测距，并通过3.2寸的触摸屏显示实时距离的程序？ 3001 • STM32103系列的PE端口2,3,4,5,6引脚用作JTAG/SWD调试，如何将这些IO用作普通IO而不影响SWD调试 7079 • 如何去实现STM32103定时器3输出四路PWM呢 2039 • I.MX６UL－C的GPIO1_IO01和GPIO1_IO02管脚无法正常输出高电平是什么原因导致的呢 260 • STM32 103 FSMC驱动LCD 240320,刷屏很慢。 6166* • 如何在STM32103的芯片上移植uC/OS-III系统？ 1216 • LTM4625 comp FB管脚增加电容导致输出电压过大是什么原因？ 359 • STM32L152程序下载不进去 5815 • STM32 PWM 控制电磁炉,电路连接问题 5677 1个回答

答案对人有帮助，有参考价值 0 STM32103管脚被拉低的原因可能有以下几点： 1. 软件错误：检查一下程序代码，确保没有修改到PD4和PD5的输出状态。 2. 电气问题：检查PD5引脚是否与其他引脚有误连接，例如短路或者对地接触。 3. 芯片损坏：PD5引脚可能损坏了，可以尝试使用其他引脚作为开入。 4. 相互干扰：PD4和PD5引脚的信号可能相互干扰导致电平变化，可以尝试加入隔离电路，像光耦这样的装置可能会引起电磁干扰。可以逐一排除这些原因来确定问题所在，如果还无法解决，可以尝试重置芯片或更换芯片。

2024-4-18 18:19:24 评论举报陈霞