我在对FPGA引脚输出的电平(3.3V)进行电平转换(转换到5V)的过程中,出现了下面的问题。 fpga输出管脚后接74HC07做电平转换出现高频振荡,请教一下这种情况应该怎么办? 后面接上74HC07,接的方法是07的VCC接5V,GND接地,管脚1接信号,管脚2输出端暂时没接信号,只接了500Ω上拉电阻,上拉电阻另一端接VCC。07通电之后,继续测输入端信号,结果就出现了振荡。 使用标准信号测74hc07,输出和输入没有振荡发生,输出波形正常实现了电平转换。单独测试FPGA输出的电平也波形也正常,如图1。目前问题就在FPGA一接上74hc07,输入端立即产生振荡波形。 请问一下各路过的大佬,这种情况应该怎么解决,如何保证没有振荡发生呢? |
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA芯片架构和资源有深入的理解,精通Verilog HDL、VHDL
有没有使用FPGA控制tdc-gpx2芯片LVDS输入输出功能的朋友?
FPGA在视频编码方面的应用有大佬做过吗?
Lattice MachXO3 Family默认IO上下拉配置
FPGA有哪些开发环境?可以用VSCode开发嘛?
为什么感觉FPGA那么香?
请问fpga与单片机最大的区别在哪里?
verilog HDL的testbench怎么编写?
使用FPGA搭建的电路,其工作频率如何设置
FPGA频率测量的方法有哪些?
扫一扫,分享给好友
电子发烧友网
电子发烧友论坛
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号