[问答]

使用cubeMX6.5.0配置H750VBT6，PLL2中DIVP2无法被使能的原因？

问答对人有帮助，内容完整，我也想知道答案 0 在使用cubeMX6.5.0 配置H750VBT6，时钟树和ADC都已配置，但是PLL2中DIVP2无法被使能，同时ADC时钟也未使能。生成程序后缺少ADC时钟程序。 0 本主题由 Harmony威廉希尔官方网站专家于 2024-3-27 15:56 审核通过
2024-3-27 08:11:34　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答江左盟该类别下有 32 个回答。邀请回答爱与友人该类别下有 32 个回答。邀请回答举报 rosa 相关推荐 • 如何去更改PLL2P的DIVN2和DIVP2？DIVN2和DIVP2是否设置在main.c之外呢？ 183 • 无法在pll2上为stm32mp157设置DDR时钟求解 298 • STM32CubeIDE 1.9.0新建H750VBT6项目出现ADC操作故障如何解决 250 • STM32H750VBT6芯片的SDIO有何功能 2648 • 使用STM32CCube IDE 配置 STM32H7VGT6 ADC时钟的问题 3521 • 为什么stm32h750vbt6的ram_d1区域会发生溢出现象呢 316 • STM32H750vbt6是否有任何硬件或软件可以让MCO引脚正常工作？ 277 • 如何在STM32H750VBT6上配置和读取不带DMA的ADC？ 262 • 从CubeMX v6.4.0更新到 6.5.0 后，STM32H743缺少ADC时钟设置怎么解决？ 250 • STM32CubeMX STM32H750 I2S2如何配置为使用端口PI0..PI1？ 295 1个回答

答案对人有帮助，有参考价值 0 原因可能是由于PLL2的输出频率太高，无法被DIVP2分频到合适的范围内。 H750VBT6的最大主频为400MHz，所以PLL2的输出频率应该小于此主频。在使用cubeMX6.5.0配置H750VBT6时，请注意以下几点： 1. 确保你正确选择了主要PLL和PLL2并且启用了它们。 2. 确保PLL2的输入时钟源选择正确，并且选择的频率范围适合你的应用需求。 3. 确保DIVP2的值是一个整数，并且能够将PLL2的输出频率分频到合适的范围内。另外，请确保你已经正确配置了ADC时钟。在cubeMX6.5.0中，你可以通过使能ADC时钟预分频器来配置ADC时钟。

2024-3-27 16:45:48 评论举报李萍