完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请使用例程看看能否复现问题,例程默认是ilde状态下,clock引脚为低电平,你需要修改。
void SpiIf_initChannelConfig(SpiIf_ChConfig *config, SpiIf *driver){ config->driver = driver; config->baudrate = 0; config->mode.enabled = 1; config->mode.autoCS = 1; config->mode.loopback = 0; config->mode.clockPolarity = SpiIf_ClockPolarity_idleLow; config->mode.shiftClock = SpiIf_ShiftClock_shiftTransmitDataOnLeadingEdge; config->mode.dataHeading = SpiIf_DataHeading_msbFirst; config->mode.dataWidth = 8; config->mode.csActiveLevel = Ifx_ActiveState_low; config->mode.csLeadDelay = SpiIf_SlsoTiming_0; config->mode.csTrailDelay = SpiIf_SlsoTiming_0; config->mode.csInactiveDelay = SpiIf_SlsoTiming_0; config->mode.parityCheck = 0; config->mode.parityMode = Ifx_ParityMode_even; config->errorChecks.baudrate = 0; config->errorChecks.phase = 0; config->errorChecks.receive = 0; config->errorChecks.transmit = 0;} |
|
|
|
根据您提供的信息,可以得出以下几个可能的原因导致示波器显示的时钟引脚输出信号的空闲状态不是高电平:
1. 示波器的设置错误:请确保示波器的触发模式、采样率等参数正确设置,并且通道连接正确。 2. 外部电路的问题:可能在连接示波器时发生了错误,或者连接到QSPI模块的引脚存在问题,导致示波器无法正确显示时钟信号。 3. 输入/输出电平问题:请检查QSPI模块的信号电平(VDD、VIO)是否正确设置,以及外部电路是否对电平进行了适当的转换和驱动。QSPI模块的CPOL寄存器设置为1表示在非活动状态时时钟信号应为高电平,如果示波器显示的是低电平,可能是因为信号电平不正确。 4. QSPI模块的硬件问题:可能存在硬件问题导致QSPI模块无法正确输出时钟信号的高电平。 综上所述,建议您逐一排查上述可能的问题,并确保示波器和QSPI模块之间的连接正确,外部电路的电平设置正确。如果问题仍然存在,可能需要进一步检查QSPI模块的硬件和引脚连接。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
644 浏览 0 评论
求助一下关于51系列单片机的Timer0的计时问题,TH0、TL0+1的时间是怎么算的?
1819 浏览 1 评论
【RA-Eco-RA4E2-64PIN-V1.0开发板试用】开箱+Keil环境搭建+点灯+点亮OLED
1262 浏览 0 评论
【敏矽微ME32G070开发板免费体验】使用coremark测试敏矽微ME32G070 跑分
1136 浏览 0 评论
【敏矽微ME32G070开发板免费体验】开箱+点灯+点亮OLED
1357 浏览 2 评论
【youyeetoo X1 windows 开发板体验】少儿AI智能STEAM积木平台
12031 浏览 31 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 21:20 , Processed in 0.644665 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号