[问答]

用AD9970采集CCD的像素，CLPOB与PBLK具体是用在一行像素的哪个位置？

1483 CCD

问答对人有帮助，内容完整，我也想知道答案 0 最近在搞一个项目，用AD9970采集CCD的像素，但是关于AD9970的配置我有点不明白，CLPOB与PBLK具体是用在一行像素的哪个位置，还有就是如何同步LVDS输出，与像素的边界对齐，让FPGA这边能采集到完整的一行数据 0 本主题由 Harmony威廉希尔官方网站专家于 2024-1-10 15:48 审核通过
2024-1-10 07:04:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报剪刀脚相关推荐 • 请问AD9970的CLAMP LEVEL REGISTER应如何根据不同CCD进行设置？ 2269 • 请问AD9970 LVDS串行输出数据的字边界对齐怎么实现？ 2224 • 请问AD9970的CLAMP LEVEL REGISTER应如何根据不同CCD进行设置？ 903 • 请教AD9970的过饱和后图像翻转问题 1908 • CCD信号处理器AD9949助我完成毕业设计 2766 • AD9970输入电压实际生效值为多少？ 210 • imageprocess例程怎么对应到一行像素的 1143 • esp32s3驱动RGB LCD每隔一行像素会显示一行全白色的像素横条的原因？ 184 • esp32s3驱动RGB LCD可以看到每隔一行像素会显示一行全白色的像素横条的原因？ 135 • 应用CPLD及EPP威廉希尔官方网站对CCD信号像素级的高速采集，不看肯定后悔 949 1个回答

答案对人有帮助，有参考价值 0 根据AD9970的数据手册，CLPOB（Clock Precharge on Both Phase）和PBLK（Pixel Block）的作用是用来驱动和控制CCD行像素的读取。具体来说： - CLPOB信号是用于CLC（Clock Line Clock）时钟信号的预充电，它在每个串行时钟周期开始之前被激活。 - PBLK信号是用于驱动CCD行像素读取的，它在每个时钟周期的Line Switching（LSW）期间激活。对于LVDS输出的同步和像素边界对齐，AD9970可以通过使用控制寄存器（Control Register）来配置。具体的配置步骤包括以下几个方面： 1. 确保AD9970的时钟源和FPGA的时钟源同步。 2. 根据需要设置AD9970的时钟频率以及同步模式。 3. 配置AD9970的采样阶段（Sampling Phase）和使能HV（Horizontal Valid）信号。 4. 调整AD9970的输出阶段配置来完成与FPGA的数据线对齐。这可能需要一些实验和调试来获得最佳配置。总之，确保AD9970的时钟与FPGA的时钟同步，并根据需要适当配置相关寄存器，可以实现LVDS输出的同步和像素边界对齐，以便FPGA可以完整地采集一行数据。需要根据具体的硬件设计和应用需求进行配置和调试。

2024-1-11 09:56:24 评论举报 cherry1989