完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
用单片AD9690采集数据给FPGA,不要求确定延迟,因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下,对于AD9690的SYSREF±的输入管脚怎么处理?以及AD9690工作在subclass 0 模式下还有没有其他要注意的地方?
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
2173 浏览 0 评论
1541 浏览 0 评论
了解DeepSeek-V3 和 DeepSeek-R1两个大模型的不同定位和应用选择
2251 浏览 0 评论
2100 浏览 1 评论
一看就懂!动画图解常见串行通讯协议:SPI、I²C、UART、红外
2234 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-3-4 19:39 , Processed in 0.538438 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191