完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
问题1:逐次逼近型AD芯片内部的输入电阻阻值是不是不太高,一般也就是K欧级别的,并且AD内部的输入电阻阻值会随采样率的增加而降低?
问题2:逐次逼近型AD前端运放电路如何设计,运放的SNR是否必须比AD的SNR要大才行? 问题3:逐次逼近型AD前端的运放用于在输入信号和AD之间执行阻抗转换这句话如何理解,具体该如何实现阻抗转换呢? 谢谢! 另外有没有相关的中文文档是用来解释我上述问题的? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
872 浏览 4 评论
设计了一款1.6G的LC低通滤波器,但是实际测试只到1.3G,是怎么回事
2359 浏览 2 评论
1683 浏览 0 评论
2292 浏览 0 评论
1828 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-4-4 13:10 , Processed in 0.540643 second(s), Total 72, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191