完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好!
一般而言,差分时钟的终端匹配电阻(一般是100欧)是放在交流耦合电容之后,但是我看AD9467芯片手册的上的应用图上确实是,把100欧端接匹配电阻放在交流耦合电容之前,请问这个是为什么,放在交流耦合电容之后不行吗,请问这个从理论上有详细的分析和介绍吗,谢谢!a |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1209 浏览 1 评论
基于FT600Q芯片 的USB3.0设计,为什么连接PC后设备无法识别?
1239 浏览 1 评论
968 浏览 0 评论
大佬们 运放电路前一级的放大器无论输入多少 输出都是1.58v
1594 浏览 4 评论
1506 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-24 19:29 , Processed in 0.524448 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号