集创赛（全国大学生集成电路创新创业大赛）和全国大学生FPGA竞赛紫光同创赛道官方定制FPGA开发板|国产FPGA开发板PGL50H

盘古50K开发板（紫光同创Logos系列PGL50H关键特性评估板）采用核心板+扩展板的结构，并使用高速板对板连接器进行连接。核心板由 FPGA+2 颗 DDR3+Flash+电源及复位构成，承担 FPGA 的最小系统运行及高速数据处理和存储的功能。FPGA 选用紫光同创 40nm 工艺的 FPGA（logos 系列：PGL50H-6IFBG484）。PGL50H 和 DDR3 之间的数据交互时钟频率最高到 400MHz，2 颗 DDR3 的数据位宽为 32bit，总数据带宽最高 25600（800×32）Mbps，充分满足高速多路数据存储的需求。
PGL50HFPGA带有4路HSST高速收发器，每路速度高达 6.375Gb/s，适合用于光纤通信和PCIe数据通信；电源采用多颗 EZ8303（艾诺）产生不同的电源电压。底板为核心板扩展丰富的外围接口, 预留 HDMI 收发接口用于图像验证及处理；预留的光纤接口、10/100/1000M 以太网接口，PCIE 接口，方便各类高速通信系统验证；预留一个 40pin 的 IO 扩展连接器，方便用户在开发平台基础上验证模块电路功能。


   




盘古50K核心板详情


盘古50K核心板是基于紫光同创 logos 系列 FPGA（PGL50H-6IFBG484）开发的高性能核心板，具有高数据带宽、高存储容量的特点，适用于高速数据通信、处理、采集等方面的应用。核心板使用2 片MICRON公司的MT41K256M16TW-107:P 这款DDR3芯片，每片DDR容量为 4Gbit，2片DDR芯片组合成 32bit 的数据总线宽度，FPGA和 DDR3 之间的读写数据带宽高达 25Gb，可以满足高带宽的数据处理需求。核心板扩展出195个默认电平标准为3.3V 普通IO口，其中有113个IO电压标准可调，12个1.5V电平标准的普通IO口，还有4对HSST高速RX/TX差分信号和1对HSST高速接口的参考输入时钟。对于需要大量IO的用户，此核心板是不错的选择。FPGA 芯片到接口之间走线做了等长和差分处理。核心板尺寸仅为50*58（mm），非常适合二次开发。

FPGA 型号紫光同创Logos系列PGL50H-6IFBG484速度等级为 6，温度等级为工业级FBG484 封装，484个引脚
盘古50K核心板电压为 VCCIN，输入电压为 5V、需通过板对板连接器供电，连接底板时通过底板供电
盘古50K开发板实验展示


*紫光同创盘古50K开发板（PGL50H开发板）



* 小眼睛FPGA为紫光同创生态合作伙伴，深度参与紫光同创大学计划&集创赛&大学生FPGA竞赛支持