完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
目前使用的的时xilinx kintex7 核心板,使用Bank14作为LVDS输入和输出,Bank14供电为2.5V,并联100欧电阻,测量出来有输出也有输入,但是FPGA读不到数据,为什么? |
|
相关推荐
1个回答
|
|
可能原因如下:
1. 电阻的阻值有误:电阻并联在LVDS信号线上可以提高信号稳定性,但是如果阻值不合适,可能会影响信号的传输质量。 2. LVDS电平有误:LVDS信号的标准电平范围为1.14V到1.40V,如果信号超出这个范围可能会被FPGA过滤掉。 3. Bank14的IO设置不正确:需要设置正确的IO口参数(如信号类型、电平标准等),才能正确读取LVDS信号的数据。 建议检查以上可能存在的问题,或者更详细地描述问题以便更精准地解答。 |
|
|
|
只有小组成员才能发言,加入小组>>
2283 浏览 7 评论
2694 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2178 浏览 9 评论
3254 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2321 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
583浏览 1评论
1650浏览 1评论
148浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2303浏览 0评论
614浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-25 18:43 , Processed in 0.939202 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号