完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
与之前的一些ARM处理器(如Cortex-A9 MPCore)不同,ARM®Cortex®-A5x MPCore和Cortex-A72 MPCore处理器不包括集成中断控制器。
这些内核实现GIC CPU接口,以通过AXI4流接口连接到外部中断分配器组件。 此类中断分配器组件基于ARM通用中断控制器体系结构规范3.0版(GICv3)。 GICv3体系结构规范解决了旧的GIC体系结构规范2.0版(GICv2)的一些内在限制,例如随着系统规模的增加可扩展性有限。 它还增加了几个新功能。 例如,GICv2体系结构规范将支持的处理器数量限制在最多8个,而基于GICv3体系结构规范的中断控制器可以支持多达128个内核。 最多具有8个内核的Cortex-A5x和Cortex-A72系统可以在传统模式下配置,以支持实施GICv2架构规范的外部中断控制器。 在此功能模式下,禁用GICv3功能和接口。 本文档介绍如何将Cortex-A5x或Cortex-A72处理器与基于GICv2架构规范的中断控制器集成,例如ARM CoreLink®GIC-400。
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
5713 浏览 5 评论
ARM9学习4-S3C2410的启动代码分析-For ADSv1.2
2836 浏览 0 评论
470浏览 1评论
414浏览 1评论
ARM Neoverse™N2核心威廉希尔官方网站 参考手册
412浏览 0评论
安装适用于STMicroelectronics Edition 1.1版的Keil MDK应用说明
259浏览 0评论
473浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 23:45 , Processed in 3.920812 second(s), Total 44, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号