请问DSP和FPGA的时钟信号如何产生？

260 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 我做的一个基于DSP的系统中，DSP做主处理器，控制着整个系统，包括信号处理，整体调度等；选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率，FPGA需要25M或一下的时钟输入。我的问题是DSP和FPGA的时钟信号如何产生？ 0
2023-6-19 06:43:17　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 ChristineGu 该类别下有 16 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答举报陈文博相关推荐 • 请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系？ 332 • 请问能用FPGA自己产生时钟信号吗？ 4948 • 关于FPGA.ARM.DSP时钟信号的问题，请高人解答，多谢！^_^ 3478 • 请问下CDCLVC1106PWR的cLKIN时钟输入管脚可以是来自FPGA或者MCU输出的时钟不？ 140 • 如何进行DSP和FPGA方案选择 2615 • 从FPGA的GPIO口产生时钟问题 3190 • 如果使用FPGA产生采样时钟给ADC3664的话，下图中的原理图需要进行怎样的修改呢？ 101 • FPGA中的全局时钟怎么用啊 1809 • 6678 FPGA需要对DSP的HOUT信号作什么处理？ 1919 • FPGA+DSP导引头信号处理中的FPGA威廉希尔官方网站该怎么实现？ 1212 1个回答

答案对人有帮助，有参考价值 0 DSP的时钟信号可以通过外部晶振输入或者内部PLL倍频产生，具体根据你使用的DSP型号而定。而FPGA的时钟信号也可以通过外部晶振输入或者内部PLL倍频产生。一般情况下，我们通过外部晶振输入时钟信号，然后通过PLL倍频将其倍频到我们需要的频率。在你的系统中，可以将15MHz的时钟信号通过内部PLL倍频增大到25MHz，然后输出给FPGA作为时钟输入。当然，具体实现方法还需要根据你使用的DSP和FPGA型号进行调整。

2024-1-17 17:14:31 评论举报人走了