完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
GC为全局时钟脚,属于全局时钟资源,不同的芯片不同的封装其数目可能不同;
CC为局部(Region)时钟角,与GC不同,CC只能为所在的Bank及/或相邻的Bank提供时钟输入; 与普通IO的区别,在同步数字电路中,一种理想的情况是,各个触发器的时钟具有相同的相位(Skew),最小的倾角(Slew)(近矩形),而全局时钟资源正是为了这个目的而存在的,时钟由GC脚进入FPGA,由BUFG缓冲,经专门的时钟布线资料,以最小的时延差(Skew)/抖动(Jitter)到达FPGA上各Bank中供各种时序电路使用; 普通IO脚也可以引时钟信号,然后绕到BUFG,驱动片上其他时序电路,但由于普通IO与BUFG间是普通布线资源且绕线,不能保证抖动/倾斜; CC脚使用的一个注意事项,不能用作LVDS等差分输出;(用作差分输入是可以的) |
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1469 浏览 1 评论
2564 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1207 浏览 0 评论
3716 浏览 1 评论
3325 浏览 0 评论
2337 浏览 58 评论
6192 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-3 07:19 , Processed in 0.436393 second(s), Total 38, Slave 33 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号