[问答]

基于FPGA边沿检测的理解问题？

问答对人有帮助，内容完整，我也想知道答案 0 我看到网上关于边沿检测的讲解，有个地方不理解，t0时刻和t1时刻分别是怎样的时刻，trigger在时钟上升沿经过触发器输出的信号和经过非门的信号是什么样的关系？我的理解是trigger分别输出后是两个电平相反的信号，为什么相与之后就可以检测是否为上升沿或者下降沿？谢谢。 0
2023-5-10 14:52:22　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报杜喜喜相关推荐 • 关于FPGA进行外部边沿检测，检测不准确问题？ 2968 • 关于边沿检测的问题 6777 • 请问AD9361 LVDS时序必须在FPGA中直接使用FB_CLK双边沿发送数据吗？ 3450 • 黑白块边沿的高精度检测方法？ 2254 • STM32定时器怎样通过ETR模式进行边沿检测并计数呢 1948 • 关于fpga流水线的理解 7097 • 双边沿触发的定时器怎样判断是上边沿还是下边沿触发的？ 240 • fpga脉冲模拟量检测 4957 • FPGA如何检测时钟信号的上升沿？ 7027 • 求助，关于GPIO边沿触发的问题 222 1个回答

答案对人有帮助，有参考价值 0 D触发器对信号有延迟一拍的作用。t0时刻理解成D触发器在第一个时钟上升沿踩到的信号状态，t1时刻理解成D触发器在第二个时钟上升沿踩到的信号状态，而D触发器在采集第二个时钟沿的时刻会输出第一个时钟沿采集到的信号状态，这就是D触发器对信号会有延迟一拍的作用。 sig_in t0 t1 0 0 0 // 一开始sig_in信号输入低电平0，对应D触发器在t0时刻和t1时刻的采样值也是0 1 1 0 // 当sig_in变成1时，D触发器在t0时刻采到sig_in为1，而t1采集到还是上一拍的 sig_in状态，所以是0 此时将asssign pos_edge = t0 & ~t1; pos_edge会变高，即说明sig_in有上升沿出现同理接着上面的表格，sig_in在保持了一段时间的'1'高电平后，来个'0'低电平，就会出现下降沿 sig_in t0 t1 0 0 0 1 1 0 1 1 1 0 0 1 -->下降沿时刻此时assign neg_edge = ~t0 & t1；可以看出在下降沿时刻neg_edge为'1'，即此时是下降沿时刻。

2023-5-10 14:52:42 评论举报王芳