完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
7A100,lvds经过idelay2,使用2个iserdes2级联后输出1:10。在idelay2扫描tap时,后面的iserdes输出的数据发生对齐错误,发现其中iserdes2(master)输出的shiftout没有对齐。复位iserdes没有效果。求助! 图中3d0在经过tap调整后应变为1e8,可仿真结果是1e4(错误结果) |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1074 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1736 浏览 1 评论
2834 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1262 浏览 0 评论
3982 浏览 1 评论
2371 浏览 58 评论
6233 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-12 14:00 , Processed in 0.474810 second(s), Total 68, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191