完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在FPGA上实现时钟信号的多路同步输出该怎么做呢？ 
0
|
|
相关推荐
3个回答
|
|
|
将FPGA的时钟输出到其他电路板？是为了同步数据采集吗？一般不推荐将FPGA时钟引出的，买个时钟驱动芯片分路输出更好。
|
|
|
|
|
|
就是进行同步数据采集，我们要做一个DVR视频采集卡
|
|
|
|
|
|
将50M晶振时钟经过BUFG缓冲后输出到PLL_BASE原语中，一个时钟就不用PLL_ADV IP核了，根据你自己的需要设置输出时钟的分频倍数，相移，具体看原语每句后面的注释就行了。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
582 浏览 0 评论
1197 浏览 0 评论
558 浏览 0 评论
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
714 浏览 1 评论
1053 浏览 3 评论
2558 浏览 58 评论
6369 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2440
评论
淘帖
1787
