[资料]

谈一谈对AI芯片软硬件协同与AI编译软件栈的泛泛看法

2022-11-16 15:24:21 868 gcc编译器 RISC-V

0 1、软硬件协同与AI编译软件栈介绍　　2个核心要点，都是钱砸出来的感悟。　　对于SIMD为主的DSA，指令的图灵完备决定了芯片的可编程性。例如某些算子不能使用NPU编程，还需要在另外一个cpu上编程，这种异构就会把现有的事情变得复杂。尤其是AI编译器就很难做的健壮，客观需要一个过程去逐步识别哪些是软件本身的问题，还是硬件本身就无法做到。　　片上的内存和片内带宽。从DDR到计算部件的内存层级设计，非常关键，也决定了芯片的可编程性。如果数据从DDR到计算部件的开销比较大，自然是希望中间结果可以驻留在片上（片上的缓存最好也足够大），不溢出到DDR上，这样会让ai编译器变得异常复杂，那解决方案自然需要更长的时间成熟和稳定。谈谈AI编译软件栈、软硬件协同、TVM和MLIR的看法.pdf (1.26 MB, 下载次数: 1 ) 原作者：dxq 0
举报淘帖0 只看该作者最近下载过的用户(1) 相关推荐 • 阿里平头哥发布首个 RISC-V AI 软硬全栈平台 429 • 开源芯片系列讲座第09期：RISC-V软硬件协同设计全流程软件栈直播PPT分享 672 • 软硬件协同优化，平头哥玄铁斩获MLPerf四项第一 5048 • 如何去实现一种基于SoPC的软硬件协同设计呢 1580 • 【HarmonyOS HiSpark AI Camera】“智慧”电子巡察机--基于HiSpark AI Camera和STM32的无人机软硬件系统 743 • 基于SoPC的嵌入式软硬件协同设计性能怎么优化？ 1770 • 基于Altera FPGA的软硬件协同仿真方法介绍 2519 • 「AI大学·未来课栈@成都栈」报名开启，AI 带你大开眼界！ 3342 • 基于SoPC的状态监测装置的嵌入式软硬件协同设计 3343 • FPGA研修班(sopc的软硬件协同设计) 3561