[资料]

FPGA高层次综合HLS之Vitis HLS知识库简析

2022-9-7 15:21:54 3101 FPGA开发板 ARM处理器 HLS

1 1、HLS最全知识库介绍高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。对于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将这部分开源出来了。Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。 LUT 或 SICE LUT 或 SICE是构成了 FPGA 的区域。它的数量有限，当它用完时，意味着您的设计太大了！ BRAM 或 Block RAM FPGA中的内存。在 Z-7010 FPGA上，有 120 个，每个都是 2KiB（实际上是 18 kb）。 Latency延迟设计产生结果所需的时钟周期数。循环的延迟是一次迭代所需的时钟周期数。 Initiation Interval (or II, or Interval间隔) 在接受新数据之前必须执行的时钟周期数。这与延迟不同！如果函数是流水线的，许多数据项会同时流过它。延迟是一个数据项被推入后弹出的时间，而时间间隔决定了数据可以被推入的速率。循环的间隔是可以开始循环迭代的最大速率，以时钟周期为单位。原作者：碎碎思 1 FPGA高层次综合HLS-Vitis HLS知识库.pdf 971.83 KB , 下载次数: 10
举报淘帖0 只看该作者最近下载过的用户(7) 相关推荐 • AMD-Xilinx的Vitis-HLS编译指示小结 731 • 【KV260视觉入门套件试用体验】硬件加速之—使用PL加速矩阵乘法运算（Vitis HLS） 1464 • 使用Vitis HLS创建属于自己的IP相关资料分享 4926 • vivado高层次综合HLS定义及挑战 4220 • 高层次综合威廉希尔官方网站的原理 906 • 高层次综合工作的基本流程 1138 • 【正点原子FPGA连载】第二章LED闪烁实验-领航者ZYNQ之HLS 开发指南 2427 • 【正点原子FPGA连载】第一章HLS简介-领航者ZYNQ之HLS 开发指南 1849 • 来自vivado hls的RTL可以由Design Compiler进行综合吗？ 2337 • Vivado HLS视频库加速Zynq-7000 All Programmable SoC OpenCV应用 3857