完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
最近看了几篇关于时钟buffer的英文文章，看到很多做的clock buffer都很复杂，结构里面有charge pump、控制级等、还有PWCL等控制环。
在这儿请教一下各位，标准单元库中clock buffer的设计都是这么复杂吗？有什么普通的clock buffer结构吗？搜了一下中文的paper，基本上很少有讲时钟buffer的设计。 谢谢各位！ 
0
|
|
相关推荐
4个回答
|
|
|
你看的都是模拟方法设计的关于锁相环的时钟吧！数字IC中其实主要指就是时钟树~
|
|
|
|
|
|
谢谢回答！因为之前没做过数字相关的东西，所以有些基本的概念都不太熟。请教一下你，数字电路中是使用普通的buffer去构成时钟树来形成时钟buffer吗？
|
|
|
|
|
|
一般会有专门用于时钟树的逻辑单元的，例如CKXXX的门，对上升下降沿的要求更高。
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
飞凌嵌入式ElfBoard ELF 1板卡-开发板适配之CSI
768 浏览 0 评论
迅为RK3568开发板篇Openharmony配置HDF控制UART-实操-HDF驱动配置UART-修改HCS配置
1170 浏览 0 评论
飞凌嵌入式ElfBoard ELF 1板卡-开发板适配之SAI
1223 浏览 0 评论
飞凌嵌入式ElfBoard ELF 1板卡-开发板适配之ENET
677 浏览 0 评论
飞凌嵌入式ElfBoard ELF 1板卡-开发板适配之电阻屏触摸
1100 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1747
评论
淘帖
2292
