[问答]

如何设置HI3519V101的DDR时钟频率？

问答对人有帮助，内容完整，我也想知道答案 0 如何设置HI3519V101的DDR时钟频率？ 0 【开发日常】HI3519V101设置DDR时钟频率.pdf 395.85 KB , 下载次数: 2
2022-3-9 06:10:14　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × liutiefu 该类别下有 26 个回答。邀请回答 tigerwang711 该类别下有 20 个回答。邀请回答 ze55me 该类别下有 20 个回答。邀请回答杀狼000 该类别下有 19 个回答。邀请回答 zhuzb0754 该类别下有 19 个回答。邀请回答 YYXIAO 该类别下有 18 个回答。邀请回答冰箱洗衣机该类别下有 18 个回答。邀请回答 CDCNKA 该类别下有 17 个回答。邀请回答 jjll652 该类别下有 17 个回答。邀请回答河神大人该类别下有 17 个回答。邀请回答 mede1001 该类别下有 17 个回答。邀请回答安德森大该类别下有 17 个回答。邀请回答世态薄凉该类别下有 16 个回答。邀请回答熊本熊该类别下有 16 个回答。邀请回答 YOYOOO 该类别下有 16 个回答。邀请回答麻酱该类别下有 16 个回答。邀请回答 dfgsdf 该类别下有 15 个回答。邀请回答 szj0213 该类别下有 15 个回答。邀请回答梅利号该类别下有 15 个回答。邀请回答 vinww特烦恼该类别下有 15 个回答。邀请回答举报他在笑相关推荐 • 请问有Hi3519的芯片PCB封装库么 2898 • Hi3516AV200Hi3519v101具有哪些参数应用？特色是什么？ 1847 • 怎样去设置DDR时钟的频率呢 2210 • allegro 16.6 100讲中EXAMPLE2.DSN可以导出网表，Hi3519V101DMEB.DSN为什么不可以导出网表？ 2499 • hi3531d的ddr问题 2893 • 使用DCM在内部生成参考时钟频率有问题吗？ 2224 • 请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗？ 3696 • Imx6ul ddr时钟如何修改？ 453 • 请问ddr3的输入时钟稳定度需要多少ppm? 5516 • CPU的时钟配置为300MHz那DDR2的工作频率配置为多少比较合适？ 2367 1个回答

答案对人有帮助，有参考价值 0 确认DDR时钟源选择 PERI_CRG13 为SOC 频率配置寄存器 PERI_CRG13 为SOC 频率配置寄存器表3-7 CRG寄存器概览（基址是0x1201_0000）偏移地址名称描述页码 0x0034 PERI_CRG13 SOC 频率配置寄存器 3-23 对应内存地址为：0x12010034 uboot下命令：mm 0x12010034 linux下命令：devmem 0x12010034 获取到的值为：0x00001191 bit[2:0]=0x1, 则时钟源选择：DPLL POSTDIV 时钟 PERI_CRG79 为SOC 频率状态寄存器表3-7 CRG寄存器概览（基址是0x1201_0000）偏移地址名称描述页码 0x013C PERI_CRG79 SOC 频率状态寄存器 3-61 对应内存地址为：0x1201013c uboot下命令：mm 0x1201013c linux下命令：devmem 0x1201013c 获取到的值为：0x0000024b bit[8:6]=0x1, 则时钟源选择：DPLL POSTDIV 时钟通过读取对应的内存地址，获取当前的DDR时钟选择。笔者获取到的值为：0x00001191。对应时钟源为DPLL POSTDIV 时钟。确认DPLL POSTDIV 时钟频率 Hi3519V101内部使用了4 个PLL，每个PLL 使用两组配置寄存器，DDR对应使用DPLL，相应配置寄存器为PERI_CRG_PLL4和 PERI_CRG_PLL5。计算DPLL POSTDIV 时钟频率的公式为： FOUTPOSTDIV = FOUTVCO / (pstdiv1 * pstdiv2) 其中： FOUTVCO = FREF * ( fbdiv + frac/2^24) / refdiv 展开为： FOUTPOSTDIV = (FREF * ( fbdiv + frac / 2^24) / refdiv) / (pstdiv1 * pstdiv2) 这里有很多的变量，它们分别都通过配置寄存器PERI_CRG_PLL4和 PERI_CRG_PLL5去设置，如下：表3-7 CRG寄存器概览（基址是0x1201_0000）偏移地址名称描述页码 0x0010 PERI_CRG_PLL4 DPLL 配置寄存器0 3-14 对应内存地址为：0x12010010 uboot下命令：mm 0x12010010 linux下命令：devmem 0x12010010 获取到的值为：0x12c00000 bit[30:28]=0x1，对应dpll_postdiv2=1 bit[30:28]=0x2，对应dpll_postdiv1=2 bit[30:28]=0x2，对应dpll_frac=12582912（0xc00000）偏移地址名称描述页码 0x0014 PERI_CRG_PLL5 DPLL 配置寄存器1 3-15 对应内存地址为：0x12010014 uboot下命令：mm 0x12010014 linux下命令：devmem 0x12010014 获取的值为: 0a50204d bit[17:12]=0x2，对应dpll_refdiv=2 bit[11:0]=0x4d，对应dpll_fbdiv=77 通过上述寄存器，笔者得到的相应变量的值分别如下： FREF = 24MHz // PLL 输入参考时钟，Hi3519V101要求固定输入24MHz fbdiv = 77 // PERI_CRG_PLL5[17:12]:整数倍频系数 frac = 0xc00000 // PERI_CRG_PLL4[23: 0]:小数倍频系数 refdiv = 2 // PERI_CRG_PLL5[11: 0]:参考时钟分频系数 pstdiv1 = 1 // PERI_CRG_PLL4[30:28]:第一级输出分频系数 pstdiv2 = 2 // PERI_CRG_PLL4[26:24]:第二级输出分频系数）这两个参数在寄存器带入计算公式，计算： FOUTPOSTDIV = (FREF * ( fbdiv + frac / 2^24) / refdiv) / (pstdiv1 * pstdiv2) = ( 24MHz * ( 77 + 0xc00000 / 0x1000000 ) / 2 ) / (1 * 2) = ( 24MHz * ( 77 + 12582912 / 16777216 ) / 2 ) / (1 * 2) = 466.5MHz FOUTPOSTDIV时钟提供给ddr控制器，经过倍频（DDRC_CFG_WORKMODE：）后作为时钟输出给ddrPHY，即：466.5M 2 = 933M，对应的ddr颗粒读写速率为1866M： 933M 2=1866M 重新设置DDR时钟频率通过上述分析，我们了解到，可以通过配置寄存器PERI_CRG_PLL4和 PERI_CRG_PLL5去设置DDR的时钟频率。最终输出的DDR时钟频率，由以下公式计算得出： FOUTPOSTDIV = (FREF * ( fbdiv + frac / 2^24) / refdiv) / (pstdiv1 * pstdiv2) Ps： FREF // PLL 输入参考时钟，Hi3519V101要求固定输入24MHz fbdiv // PERI_CRG_PLL5[17:12]:整数倍频系数 frac // PERI_CRG_PLL4[23: 0]:小数倍频系数 refdiv // PERI_CRG_PLL5[11: 0]:参考时钟分频系数 pstdiv1 // PERI_CRG_PLL4[30:28]:第一级输出分频系数 pstdiv2 // PERI_CRG_PLL4[26:24]:第二级输出分频系数）这两个参数在寄存器设置寄存器的方式是通过uboot表格进行配置，如下：也可以通过软件的方式去配置，在DDR初始化的代码中修改对应寄存器。但如果在正常运行的状态下去操作DDR，可能会导致不可预知的错误。

2022-3-9 10:54:00 评论举报刘宇