cortex-m3软件断点/单步执行的实现机制是什么？

855 Cortex-M3

问答对人有帮助，内容完整，我也想知道答案 0 cortex-m3软件断点/单步执行的实现机制是什么？ 0
2022-1-26 07:22:21　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 20 个回答。邀请回答新星之火12138 该类别下有 18 个回答。邀请回答 wang21cj 该类别下有 17 个回答。邀请回答 hgimtk 该类别下有 16 个回答。邀请回答科源机电该类别下有 15 个回答。邀请回答 liutiefu 该类别下有 15 个回答。邀请回答 kghfh 该类别下有 14 个回答。邀请回答 dgfdf 该类别下有 13 个回答。邀请回答 723662364d 该类别下有 13 个回答。邀请回答一巷清苑该类别下有 13 个回答。邀请回答 chm5 该类别下有 13 个回答。邀请回答 h1654155275.6473 该类别下有 12 个回答。邀请回答 hjhdf 该类别下有 12 个回答。邀请回答 efwedfd 该类别下有 12 个回答。邀请回答小华同学该类别下有 12 个回答。邀请回答 jsqueh 该类别下有 12 个回答。邀请回答红旧衫该类别下有 12 个回答。邀请回答早知该类别下有 12 个回答。邀请回答 Ehunt 该类别下有 12 个回答。邀请回答张峰9998 该类别下有 12 个回答。邀请回答举报 h1654155275.5614 相关推荐 • 怎样去使用Cortex-M3内核 1423 • Cortex-M3芯片处理器主要有哪些应用呢 2419 • 如何实现Cortex-M3与ADuC7061之间用IIC通讯？ 375 • Cortex-M3与ARM7的性能比较 3680 • STM32的核心Cortex-M3处理器简介 2814 • STM32F411的MCU是Cortex-M3，还是Cortex-M4？ 6751 • 基于Cortex-M原型系统建立的Cortex-M3 DesignStart原型 1172 • 致命错误：选定的核心（Cortex-M3）与目标核心（Cortex-M0）不同 5254 • 如何去实现在STM32/Cortex-M3中的开关总中断呢 1478 • Cortex-M4比Cortex-M3多了哪些功能？ 1506 1个回答

答案对人有帮助，有参考价值 0 一.软件断点软件断点设置后，断点处的代码如果是存放在SRAM中，相应的一条指令（C语言中的一行代码可能对应多条处理器指令）会被调试器（debugger）替换成cortex-m3的BKPT指令，当程序运行到这一BKPT指令时，处理器会被停机(halt),用户可以用调试器做出相应的操作。用户在操作完成继续执行指令时，原来C语言中的那一条指令会被调试器重新写入到该地址，并且取消停机，处理器从这一指令开始继续执行程序。当然，以上操作需要断点处的指令所在地址是SRAM等可写的存储器，如果是ROM等不可写存储器，就只能使用CM3处理器通过FBU提供的硬件断点功能（在检测到程序执行到某一地址时，由处理器硬件自动停机），但是硬件断点最多只有8个，而软件断点的个数没有限制。二.单步执行典型情况是，要执行单步执行，处理器已经在debugger的控制下停机，这时处理器处于调试模式（debug state）。用户通过软件执行单步执行时，实际上debugger会通过DAP向处理器中DHCSR寄存器的C_STEP写1，使处理器退出调试模式并执行以下三步操作： 1.根据中断状态执行以下操作中的一种： 1）没有将要进入的中断，则直接执行一条指令 2）有被挂起的中断，且该中断的优先级允许它被执行，则会进入该中断对应的服务函数 3）执行下一条指令，并由此产生了一次中断注意：2）和3）都会导致一次中断压栈操作 2.将 DFSR.HALTED设置为1 3.回到调试模式另外，如果DHCSR.C_DEBUGEN为0，则debug事件并不能使处理器被停机，而是进入debug monitor中断，在该中断中也可以执行单步操作（当然也可以通过读取存储器或外设等进行调试），基本原理和停机时的单步执行类似，可以参考ARMv7-M Architecture Reference Manual的C1-696页。

2022-1-26 09:52:51 评论举报王颖