完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
FPGA如何对引脚进行分块？是由VCC的电压不同进行自行设计分块？还是每个块的引脚都是固定的？ 在进行DDR3与FPGA的硬件连接时，由FPGA的芯片手册得采用SSTL_15电压标准，即VDDQ=1.5V；但我看了一篇FPGA的DDR3 IP核例化文章，上面写FPGA的BANK1,3连接外部存储控制器（如下图，且只有四个BANK），所以要将DDR3连接在BANK3上。所以DDR3如何与FPGA芯片连接，是自己选择接口进行分块。再将该块上的VDDQ设置为1.5V，进行SSTL_15设置？还是只能连接在BANK1,3上且FPGA的分块是固定的 
1
|
|
相关推荐
3个回答
|
|
|
看看有没有大神来解答一下
|
|
|
|
|
|
第二种方式，并且你的FPGA只能选择BANK1或者BANK3，或者同时使用。
//------ 设定好BANK之后，在分配引脚时需要设置对应的引脚电平。SSTL15是addr电平，SSTL15_T_DCI是data电平。 //------ 如果不接DDR3，BANK1或者BANK3可以当做普通IO来用。 |
|
|
|
|
|
第二种方式，并且你的FPGA只能选择BANK1或者BANK3，或者同时使用。
//------ 设定好BANK之后，在分配引脚时需要设置对应的引脚电平。SSTL15是addr电平，SSTL15_T_DCI是data电平。 //------ 如果不接DDR3，BANK1或者BANK3可以当做普通IO来用。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
1449 浏览 1 评论
2542 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1203 浏览 0 评论
3693 浏览 1 评论
3303 浏览 0 评论
2337 浏览 58 评论
6190 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8041
评论
淘帖
3133
