[问答]

USB驱动结构是由哪些部分组成的

问答对人有帮助，内容完整，我也想知道答案 0 USB驱动结构是由哪些部分组成的？ USB OTG_FS接口的通用特性有哪些呢？ 0
2021-11-1 08:03:06　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 lining870815844 该类别下有 32 个回答。邀请回答 h1654155275.6678 该类别下有 32 个回答。邀请回答举报 jsqueh 相关推荐 • 金属电阻器其结构是由哪些部分组成的？ 1611 • 高压清洗机的结构是由哪些部分组成的 1751 • USB的标准是什么？由哪几部分组成？ 1910 • 三相同步发电机的工作原理是什么？其基本结构是由哪些部分组成的？ 1804 • 带隙基准是什么？带隙基准的结构是由哪些部分组成的？ 1788 • 半导体芯片内部结构是由哪些部分组成的 8120 • TPMS系统的结构是由哪些部分组成的？ 2566 • Bluetooth LE模块的结构是由哪些部分组成的？ 1711 • 三极管的结构是由哪些部分组成的 2607 • 什么是MCU？MCU是由哪些部分组成的 3957 1个回答

答案对人有帮助，有参考价值 0 关于驱动 STM32 MCU有两种带USB功能的IP 驱动结构目前，独立版USB驱动并不是支持所有的STM3的芯片，且ST已经不再维护独立版的USB库（被Cube系列取代），具体见驱动源码即可。驱动源码的结构还是比较简单的，主要包含驱动库源码、使用示例、其他实用程序、发行说明文档四大部分。重点在Libraries目录中。其中的USB OTG是USB Device和USB Host 的基础。在实际使用，USB OTG是USB Device和USB Host 的底层驱动。（在一开始学习时，还以为每部分都可以独立使用！！）。此外，从上图可看到这个USB库里还带了标准外设库源码。主要是因为之前还没有HAL库。而且ST在Cube系列中，重新实现了所有源码（包括USB驱动）即：HAL库。但是需要说明的是，以上USB库不仅仅可以和标准外设库连用，还可以和HAL库连用。本文主要说明USB驱动，同目录下的标准库驱动（其他博文中有详细说明）不再多说。其他部分在实际移植过程中可作为参考，例如各种示例程序等，也不详细介绍。USB驱动的整个驱动库的架构如下图： USB OTG core USB OTG core，即：STM32芯片内嵌的USB OTG 控制器。 STM32F105/07xx器件内嵌了一个USB OTG FS内核，而STM32F2xx和STM32F4xx器件内嵌了一个USB OTG FS内核和一个HS内核。见下图：比较如下： USB芯片也分为Controller部分和PHY部分。Controller部分主要实现USB的协议和控制。内部逻辑主要有MAC层、CSR层和FIFO控制层，还有其他低功耗管理之类层次。MAC实现按USB协议进行数据包打包和解包，并把数据按照UTMI总线格式发送给PHY（USB3.0为PIPE）。CSR层进行寄存器控制，软件对USB芯片的控制就是通过CSR寄存器，这部分和CPU进行交互访问，主要作为Slave通过AXI或者AHB进行交互。FIFO控制层主要是和DDR进行数据交互，控制USB从DDR搬运数据的通道，主要作为Master通过AXI/AHB进行交互。PHY部分功能主要实现并转串的功能，把UTMI或者PIPE口的并行数据转换成串行数据，再通过差分数据线输出到芯片外部。一般来说，如果u*** phy封装在芯片内，基本采用UTMI+的接口。不封装到芯片内的一般采用ULPI接口，这样可以降低pin的数量。关于STM32芯片内嵌的OTG FS控制器、OTG HS控制器、OTG FS PHY具体见芯片手册。 USB OTG full speed core OTG_FS 是一款双角色设备（DRD）控制器，同时支持从机功能和主机功能，完全符合USB 2.0 规范的On-The-Go 补充标准。此外，该控制器也可配置为“仅主机”模式或“仅从机”模式，完全符合USB 2.0 规范。在主机模式下，OTG_FS 支持全速（FS，12 Mb/s）和低速（LS，1.5 Mb/s）收发器，而从机模式下则仅支持全速（FS，12 Mb/s）收发器。OTG_FS 同时支持HNP 和SRP。主机模式下需要的唯一外部设备是提供VBUS的电荷泵。其硬件框图如下 OTG_FS支持HNP（主机协商协议）和SRP（会话请求协议）。唯一需要的外部设备是Host模式下VBUS电源的电荷泵。 OTG_FS 接口的通用特性如下：经USB-IF 认证，符合通用串行总线规范第2.0 版模块内嵌的PHY 还完全支持定义在标准规范OTG 补充第1.3 版中的OTG 协议支持A-B 器件识别（ID 线）支持主机协商协议（HNP）和会话请求协议（SRP）允许主机关闭VBUS以在OTG 应用中节省电池电量支持通过内部比较器对VBUS电平采取监控支持主机到从机的角色动态切换可通过软件配置为以下角色：具有SRP 功能的USB FS 从机（B 器件）具有SRP 功能的USB FS/LS 主机（A 器件） USB On-The-Go 全速双角色设备支持FS SOF 和LS Keep-alive 令牌 SOF 脉冲可通过PAD 输出 SOF 脉冲从内部连接到定时器2 （TIM2）可配置的帧周期可配置的帧结束中断具有省电功能，例如在USB 挂起期间停止系统、关闭数字模块时钟、对PHY 和DFIFO电源加以管理具有采用高级FIFO 控制的1.25 KB 专用RAM 可将RAM 空间划分为不同FIFO，以便灵活有效地使用RAM 每个FIFO 可存储多个数据包动态分配存储区 FIFO 大小可配置为非2 的幂次方值，以便连续使用存储单元一帧之内可以无需要应用程序干预，以达到最大USB 带宽 OTG_FS 接口在主机模式下具有以下主要特性和要求：通过外部电荷泵生成VBUS电压。多达8 个主机通道（管道）：每个通道都可以动态实现重新配置，可支持任何类型的USB 传输。内置硬件调度器可：在周期性硬件队列中存储多达8 个中断加同步传输请求在非周期性硬件队列中存储多达8 个控制加批量传输请求管理一个共享RX FIFO、一个周期性TX FIFO 和一个非周期性TX FIFO，以有效使用USB 数据RAM。 OTG_FS 接口在从机模式下具有以下特性： 1 个双向控制端点0 3 个IN 端点（EP），可配置为支持批量传输、中断传输或同步传输 3 个OUT 端点，可配置为支持批量传输、中断传输或同步传输管理一个共享Rx FIFO 和一个Tx-OUT FIFO，以高效使用USB 数据RAM 管理多达4 个专用Tx-IN FIFO（分别用于每个使能的IN EP），降低应用程序负荷支持软断开功能。关于该部分的详细说明，参见芯片的参考手册第34节：USB on-the-go full-speed （OTG_FS） USB OTG high speed core OTG_HS 是一个双角色设备（DRD）控制器，同时支持从机和主机功能，并且完全符合USB 2.0 规范的On-The-Go 补充标准。此外，该控制器也可配置为仅主机或仅从机控制器，完全符合USB 2.0 规范。在主机模式中，OTG_HS 支持高速（HS，480 Mbits/s）、全速（FS、12 Mbits/s）和低速（LS，1.5 Mbits/s）传输，而在从机模式中，仅支持高速（HS，480 Mbits/s）和全速（FS、12 Mbits/s）传输。OTG_HS 还支持HNP 和SRP。OTG 模式下需要的唯一外部设备是提供VBUS 的电荷泵。 USB DMA 不支持内部Flash寻址 OTG_HS支持HNP（主机协商协议）和SRP（会话请求协议）。所需的唯一外部设备是OTG模式下VBUS电源的电荷泵。 OTG_HS 接口的通用特性如下：经USB-IF 认证，符合通用串行总线规范2.0 版本支持3 个PHY 接口片上全速PHY 连接外部全速PHY 的I2 C 接口连接外部高速PHY 的ULPI 接口支持主机协商协议（HNP）和会话请求协议（SRP）在OTG 应用中允许主机关闭VBUS以节省功耗，而不需要外部组件允许使用内部比较器来监视VBUS电平支持主机和从机之间的动态角色切换可通过软件配置为以下角色：支持SRP 的USB HS/FS 从机（B 器件）支持SRP 的USB HS/FS/LS 主机（A 器件） USB OTG FS 双角色设备支持HS/FS SOF 以及低速（LS）“Keep-alive”令牌并具有如下功能： SOF 脉冲引脚输出功能 SOF 脉冲与定时器2 （TIM2）的内部连接可配置的帧周期可配置的帧结束中断模块内嵌DMA，并可软件配置AHB 的突发传输类型具备省电功能，例如在USB 挂起期间停止系统时钟，关闭数字模块内部时钟域、PHY 和DFIFO 电源管理具有包含高级FIFO 管理的专用4K 字节数据RAM：可以将存储区配置为不同FIFO，以便灵活高效地使用RAM 每个FIFO 可包含多个数据包动态地进行存储器分配 FIFO 大小可配置为2 的幂以外的值，以便连续使用存储区一帧之内可以无需要应用程序干预，以达到最大USB 带宽主机模式下的OTG_HS 接口特征如下：需要外部电荷泵来生成VBUS 具有多达12 个主机通道（管道），每个通道可动态地进行重新配置，可支持任何类型的USB 传输内置硬件调度器：在周期性硬件队列中存储多达8 个中断加同步传输请求在非周期性硬件队列中存储多达8 个控制加批量传输请求管理一个共享RX FIFO、一个周期性TX FIFO 和一个非周期性TX FIFO，以有效使用USB 数据RAM 在主机模式下具备对SOF 帧周期进行动态调校的功能 OTG_HS 接口在从机模式下具有以下特性：具有1 个双向控制端点0 具有5 个IN 端点（EP），可配置为支持批量、中断或同步传输具有5 个OUT 端点，可配置为支持批量、中断或同步传输管理一个共享Rx FIFO 和一个Tx-OUT FIFO，可高效使用USB 数据RAM 管理多达6 个专用Tx-IN FIFO（每个IN 配置的EP 使用一个）以降低应用程序负载具备软断开功能

2021-11-1 12:03:41 评论举报刘政玮