完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1、用allegro生成的Gerber文件后,TOP.art文件中为什么会丢失了一部分焊盘和走线?
2、截图如图片 3:我尝试过的方法 a:首先检查了生成Gerber文件的格式、参数发现设置正确; b:重新覆铜再次生成Gerber文件,结果仍然是top层丢失部分焊盘、走线和覆铜; 有没有其它解决方案,谢谢!
|
|
相关推荐
2个回答
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
74913 浏览 315 评论
5483 浏览 1 评论
31219 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14507 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗?
39614 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 18:59 , Processed in 0.379312 second(s), Total 50, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号