完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
请问，对于触发器的时钟信号，建立时间和保持时间有要求吗？ 刚看到一个门控时钟产生毛刺的反例，（如下图）想到了这个问题。若此时钟信号毛刺极小，有没有可能被触发器忽略呢？为什么呢？如果有可能小到什么程度会被忽略呢？ 
0
|
|
相关推荐
3个回答
|
|
|
对于触发器来说建立时间和保持时间越短越好。如果输入信号不满足建立时间和保持时间的要求，就可能导致数据锁存错误。
|
|
|
|
|
|
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；
建立时间和保持时间关系详解.docx
(274.31 KB, 下载次数: 38
)
|
|
|
|
|
|
时序电路最重要的两个参数就是建立时间和保持时间。
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器； 保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。 参考以下两个附件： http://blog.chinaunix.net/uid-29325521-id-3992789.html 
FPGACPLD 数字电路设计经验分享.pdf
(1.11 MB, 下载次数: 44
)
数据稳定传输必须满足建立和保持时间的要求。 个人理解： 1、建立时间（setup time）触发器在时钟沿到来之前，其数据的输入端的数据必须保持不变的时间；建立时间决定了该触发器之间的组合逻辑的最大延迟。 2、保持时间（hold time）触发器在时钟沿到来之后，其数据输入端的数据必须保持不变的时间；保持时间决定了该触发器之间的组合逻辑的最小延迟。 |
|
|
2014-4-26 15:56:37
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
双目视觉处理系统开发实例-基于米尔安路国产DR1M90开发板
877 浏览 0 评论
1517 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
2058 浏览 1 评论
3163 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1315 浏览 0 评论
2461 浏览 58 评论
6265 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5251
淘帖
2040
