[问答]

怎样去设计一个使用时序逻辑对单bit信号进行毛刺滤除操作的电路

问答对人有帮助，内容完整，我也想知道答案 0 什么是边沿检测计数法？怎样去设计一个使用时序逻辑对单bit信号进行毛刺滤除操作的电路？怎样用verilog写出其代码？ 0
2021-8-19 06:53:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans 该类别下有 7 个回答。邀请回答 heks 该类别下有 7 个回答。邀请回答 mingodong 该类别下有 6 个回答。邀请回答 h1654155199.5148 该类别下有 6 个回答。邀请回答 ZQW发烧友该类别下有 6 个回答。邀请回答安立路该类别下有 6 个回答。邀请回答国名英雄XXX 该类别下有 6 个回答。邀请回答飞雪9366 该类别下有 6 个回答。邀请回答冰箱洗衣机该类别下有 6 个回答。邀请回答 lifei639156 该类别下有 6 个回答。邀请回答 chm5 该类别下有 6 个回答。邀请回答 szj0213 该类别下有 6 个回答。邀请回答 60user103 该类别下有 6 个回答。邀请回答 dsgfa 该类别下有 6 个回答。邀请回答细水爱长流该类别下有 6 个回答。邀请回答深海零下一度1 该类别下有 6 个回答。邀请回答 riverdj 该类别下有 5 个回答。邀请回答 hisysteeoke 该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答 zhhx1985 该类别下有 5 个回答。邀请回答举报李丽相关推荐 • 时序电路与普通逻辑电路有什么区别呢 2019 • 谈一谈组合逻辑电路与时序逻辑电路 2399 • TPA3110D2无信号输入时，输出336kHZ的正弦波信号有明显的毛刺，如何滤除毛刺？ 230 • 请问怎样去设计多输入时序逻辑电路？ 1339 • 怎样去设计一种数据采集与控制电路？ 1226 • 如何去实现时序逻辑电路和组合逻辑电路的设计呢 2354 • 怎样用独立元器件去搭建一种逻辑门电路呢 2153 • 时序逻辑电路有什么特点？ 2055 • 什么是同步逻辑和异步逻辑，同步电路和异步电路的区别是什么？ 1298 • FPGA实战演练逻辑篇48：基本的时序分析理论1 5251 1个回答

答案对人有帮助，有参考价值 0 题目描述：设计一个电路，使用时序逻辑对一个单bit信号进行毛刺滤除操作。高电平或者低电平宽度小于4个时钟周期的为毛刺。用verilog写出代码一、解题思路：：计数器法分别定义一个高电平计数器和低电平计数器，高电平计数器在输入为高的时候计数，计数到3或者检测到低电平清零；低电平计数器在输入为低的时候计数，计数到3或者检测到高电平清零。当计数器计数到3且输入为对应电平（高电平计数器计数到3且输入电平为高、低电平计数器计数到3且输入电平为低），则表示不是毛刺，可以输出。边沿检测计数法只要有电平就会有边沿，因此进行边沿检测然后计数，检测到边沿后开始计数，如果在下个边沿到来之前计数器可以计数到3，表明不是毛刺，可以输出；否则是毛刺。二、代码 way1：计数器法 way2：边沿检测法 testbench文件： modelsim启动脚本：仿真波形：

2021-8-19 10:01:44 评论举报肖风迎