[问答]

EP2C8Q208C8芯片时钟主频由50MHz生成400Hz有何作用

1921 EP2C8Q208C8 主频芯片

问答对人有帮助，内容完整，我也想知道答案 0 如何去编写Verilog代码？ EP2C8Q208C8芯片时钟主频由50MHz生成400Hz有何作用？ 0
2021-8-11 07:50:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans 该类别下有 7 个回答。邀请回答 heks 该类别下有 7 个回答。邀请回答 mingodong 该类别下有 6 个回答。邀请回答 h1654155199.5148 该类别下有 6 个回答。邀请回答 ZQW发烧友该类别下有 6 个回答。邀请回答安立路该类别下有 6 个回答。邀请回答国名英雄XXX 该类别下有 6 个回答。邀请回答飞雪9366 该类别下有 6 个回答。邀请回答冰箱洗衣机该类别下有 6 个回答。邀请回答 lifei639156 该类别下有 6 个回答。邀请回答 chm5 该类别下有 6 个回答。邀请回答 szj0213 该类别下有 6 个回答。邀请回答 60user103 该类别下有 6 个回答。邀请回答细水爱长流该类别下有 6 个回答。邀请回答 dsgfa 该类别下有 6 个回答。邀请回答深海零下一度1 该类别下有 6 个回答。邀请回答 riverdj 该类别下有 5 个回答。邀请回答 hisysteeoke 该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答 zhhx1985 该类别下有 5 个回答。邀请回答举报李霞相关推荐 • EP2C5T144C8、EP2C8T144C8、EP2C8Q208C8这三种芯片的区别 5438 • 关于Quartus里芯片配置问题 11085 • Altera的FPGA芯片EP2C8Q208开发板没驱动 3274 • 求一份关于EP2C8Q208C8N的封装信息 5983 • 想要EP2C5Q208C8芯片的中文资料，特别是引脚的对应表！十分... 5420 • 想学习FPGA，该选一个什么样的芯片和开发板？经济条件有限 5335 • 急需以下元件的protel封装，麻烦各位大侠 2497 • 请问有altera公司的EP2C8Q208C8N的封装库吗？ 2109 • stm8s208cb和stm8s105c6t6 I2C通信不起作用 2446 • FPGA如何以50MHz的时钟读取CYUSB3014的数据？ 813 1个回答

答案对人有帮助，有参考价值 0 　　这是数电实验的部分内容，实验采用的开发板芯片是 Cylone II EP2C8Q208C8，时钟主频50MHz，生成400Hz的频率主要用于数码管显示。　　要将50MHz转换成400Hz，则需要125000分频，是偶分频。即信号sys_clk_50MHz的125000个周期相当于信号clk_out_400Hz的一个周期。当计数器从0计数到62499时，将输出信号反转一次，从而形成周期为输入信号125000个脉冲的输出信号。　　时序原理图如下：　　　　Verilog代码如下：　　module f_400Hz 　　（　　input sys_clk， //50M输入　　output reg clk_400 //输出400 　　）　　reg ［19:0］ cnt; 　　always@（posedge sys_clk）　　if（cnt == 20‘d62499）　　cnt 《= 20’d0; 　　else 　　cnt 《= cnt + 20‘d1; 　　always@（posedge sys_clk）　　if（cnt == 20’d62499）　　clk_400 《= ~clk_400; 　　else 　　clk_400 《= clk_400; 　　endmodule

2021-8-12 17:18:42 评论举报李雨晨