怎样去设计一种比相测距雷达跟踪控制系统？

　　连续波雷达具有测量精度高、设备简单等优点。连续波比相测距雷达继承了连续波雷达的固有优点，由于采用了FFT比相威廉希尔官方网站 ，不仅克服了一般连续波雷达测距困难的缺点，而且又便于利用现代信号处理的新威廉希尔官方网站 。随着近年来低截获概率雷达发展的需要，其研究日益受到人们的重视。采用新的数字信号处理器件，不仅大大降低了雷达本身的设计复杂度，而且极大地提高了雷达的整体性能。
　　1 ADSP21161的主要特点
　　ADSP21161是美国AD公司生产的一款高性能的32位浮点处理器。在一个单独的芯片上集成了具有强大浮点运算能力的微处理器内核、1Mbit的零等待SRAM、多种形式的外部接口和独立的I/O控制器，构成了一个完整的系统;超级哈佛结构（SHARC）的CPU和高速指令Cache使得ADSP21161的指令均为单周期指令;6套独立的总线分别用于程序存储区（PM）和数据存储区 （DM），可以同时对PM和DM进行数据访问;经优化的DMA和中断的传输机制使得其与外部的数据交换独立且并行于处理器内核的运算过程;片内的主机接口和总线仲裁器可以使多片处理器无需任何附加资源即可构成多处理器阵列。该处理器适用于各种高性能的数字信号处理任务和构成多处理器阵列。
　　ADSP21161的主要特点包括：
　　（1）100MHz的内核工作频率;600MFLOPS（每秒百万次浮点运算）的浮点运算峰值;单片ADSP21161完成1024点复数FFT仅需92μs。
　　（2）32位单精度（或40位扩展精度）IEEE浮点DSP处理器内核;有3个独立的关联计算单元（分别为算术/逻辑单元、乘法器和移位器）;完备的算术运算指令集;具有16个通用寄存器组;所有运算指令均为单周期指令;支持零等待循环执行和条件转移。
　　（3）片内集成2M/1M双端口零等待时间的SRAM存储器，该存储器分为程序存储器（PM）和数据存储器（DM）。双端口的设计使得DSP处理器内核、DMA控制器和I/O处理器能快速、独立地对存储器存取。
　　（4）两套相同的运算处理单元，支持单指令多数据流（SIMD）结构;利用并行的总线结构，在一个周期内可以执行一次乘法器运算和一次ALU运算，同时还可以对双端口SRAM进行一次读或者写的操作。
　　（5）两套相同的地址产生单元，有效地支持SIMD结构，支持循环缓冲区寻址、广播加载寻址和位反序寻址等多种寻址方式，非常适合用于数字信号处理。
　　（6）独立于处理器内核的I/O处理器具有DMA控制、存储器映射和与处理器外部通信的功能;14个DMA通道与双端口SRAM配合使用，实现了在内部存储器和外部存储器、外围辅助设备、主机、串行口、链路口之间的并行传输而不影响DSP处理器内核的运算过程;8个串行口和2个链路口构成的点对点的连接很容易构造多处理器系统。
　　2 比相测距雷达的基本原理
　　连续波比相测距雷达在频域完成目标的距离、速度等参数的测量，其基本原理如图1所示。假设发射两个频率为f0、f1且频差为Δf的连续正弦波，其中Δf=f1-f0。为了讨论方便，所有信号幅度均取为1。发射信号的两个分量的电压波形可分别写为：
　　V0（t）=sin（2πf0t+φ0）
　　V1（t）=sin（2πf1t+φ1）
　　式中，φ0和φ1为任意的相角（常量）。
　　
　　由于多普勒效应，回波信号产生了频移。接收机将两个回波信号区分开来，通过混频、低通滤波、正交双通道处理、A/D变换，得到两个多普勒频移信号的时域离散表达形式为：
　　
　　式中，T为数据采样周期;fd0、fd1为对应发射信号的多普勒频率;c为光速;R0为初始时刻的距离。
　　对x0（n）和x1（n）分别做FFT处理，搜索出谱峰位置。根据谱峰位置可求得目标的径向速度，求出谱峰位置的相位。利用两者的相位差即可确定目标对应的距离。
　　3 跟踪控制系统的软硬件设计
　　跟踪控制系统能实时给出目标的速度、距离、角度和信噪比等信息，并能对雷达伺服系统进行控制，以使雷达波束始终跟踪住目标。系统的设计主要包括硬件系统的设计和软件系统的设计。
　　3.1 硬件系统设计
　　跟踪控制系统硬件原理框图如图2所示，它主要包括数据锁存电路、FIFO存储电路、计数控制电路、DSP最小系统四大部分，其中DSP最小系统又包括ADSP21161、EEPROM和SDRAM三个主要组成部分。
　　
　　前端的数据采集模块对雷达回波数据进行混频、滤波、A/D转换等一系列处理后，输出时域离散的多普勒频移信号。数据锁存电路对前端输入的离散多普勒频移信号进行锁存，将需要的数据写入FIFO存储电路。FIFO存储电路主要用于存储ADSP21161所需的处理数据，它要受计数控制电路的控制。当计数控制电路达到设定计数值时，FIFO停止写入数据，同时计数控制电路向DSP发出一个中断信号。测量开始的时候，ADSP21161从嵌入式微机接收一组控制参数，并对计数控制电路进行初始化。在接收到计数控制电路发出的中断信号时，ADSP21161开始从FIFO存储电路读取经预处理后的雷达回波数据，然后进行FFT等一系列的数字信号处理，最后得出目标的速度、相位差和信噪比等参数，并利用ADSP21161的主机接口将这些结果参数发送到嵌入式微机，计算出俯仰和方位误差角之后送往伺服系统，以使雷达始终跟踪住目标，并在终端上实时显示目标的有关参数。
　　EEPROM用于存储ADSP21161的软件代码及程序所需的一些数据。SDRAM则用于解决实时信号处理过程中ADSP21161片内存储器容量不够的问题。
　　3.2 软件系统设计
　　跟踪控制系统的软件流程如图3所示。所有的程序代码都存储在EEPROM中，系统上电后，ADSP21161通过引脚信号自动选择EEPROM自动加载程序。
　　
　　程序引导完成之后，ADSP21161首先通过双口RAM从嵌入式微机接收一组控制参数，主要包括FFT运算点数等。然后初始化计数控制电路，当FIFO中的数据达到运算要求时，计数控制电路给ADSP21161发送一个中断信号，此时ADSP21161才开始从FIFO存储器中读取经预处理后的目标回波数据。数据采集完成后，为了降低旁瓣，在FFT运算之前要对原始数据加窗，然后开始FFT运算。加窗所需的窗函数和FFT运算所需的旋转因子开始都放置在EEPROM中，在程序引导完成之后利用DMA将它们导入SDRAM。
　　根据实际使用情况的不同，为了达到最佳的处理效果，可以改变FFT点数。在1024点FFT等点数比较小的情况下，所有的处理都能在SRAM中完成，此时FFT采用按时域抽取的基-2算法。在16384点FFT等点数比较大的情况下，SRAM的容量不足以一次完成所有的处理，这时的FFT采用先频域抽取，再时域抽取，最后重新排序以得到FFT输出结果的正常位序。
　　ADSP21161能够直接访问SDRAM。但在FFT点数比较大的情况下，在SRAM和SDRAM之间经常有大量的数据需要交换，若采用CPU直接访问SDRAM的方式传输，不管是随机访问SDRAM还是以连续的地址访问SDRAM，在SDRAM最高工作频率为166MHz下的情况测试的结果为需要大约13个指令周期传输一个数据。如果采用DMA方式传输数据，同样的条件下，传输一个数据只需要一个指令周期。而且，采用DMA方式传输数据还可以充分利用DMA传输和CPU运算的并行性，从而进一步提高处理效率。另外，ADSP21161支持链式DMA，可以在不中断CPU运算的情况下自动传输多段数据。本系统中，数据的传输尽可能都采用DMA方式。
　　经过FFT处理后，雷达回波数据已经转换到频域。ADSP21161根据FFT的结果进一步估计出功率谱，在功率谱估计的基础上跟踪控制系统实现开始目标的捕获或者跟踪。
　　在雷达刚发现目标的时候，不可能立即进入跟踪状态。这时雷达处于目标捕获阶段。此时，ADSP21161利用上面估计的功率谱，在嵌入式微机送来的初始速度窗内搜索谱峰、计算信噪比，利用给定的信噪比门限判断当前搜索到的谱峰是否为有效的速度点。若为有效速度点，则利用能量重心法进行谱校正，利用校正之后的谱峰位置计算对应的速度值，以得到更精确的实时参数;若为无效点，则说明雷达没有发现目标。利用这种方法，在得到几个连续有效的速度点之后，并经目标配准，才可认定目标捕获成功。为了防止低频干扰，不要在零频附近搜索谱峰。
　　目标捕获成功之后，跟踪控制系统转入目标跟踪的阶段。首先根据目标捕获所得的几个速度点，利用最小二乘算法估计下一时刻的速度点值，其中参与预测的速度点数和最小二乘预测的阶数可根据不同的应用情况而改变。然后ADSP21161利用所估计的功率谱数据和速度预测值，在以速度预测值为中心的某个范围内搜索谱峰，利用信噪比门限判断当前的谱峰是否为有效点。若连续出现几个无效速度点，则表明刚才跟踪的目标已经丢失，此时系统重新进入目标捕获状态;若连续出现几个有效速度点，则表明当前雷达对目标的跟踪状况良好。为了减小干扰，提高处理效率，可以逐步减小速度搜索的范围;为了准确地给出速度值，要舍弃距当前测量时刻时间较长的一些速度点，只利用最近的几个有效速度点来预测下一时刻的速度值。
　　除了前面提到的速度参数之外，ADSP21161还要根据搜索到的谱峰计算俯仰相位差、方位相位差、信噪比等其它参数，最后利用ADSP21161的主机接口将计算所得的结果参数送往嵌入式微机，在那里完成目标距离的测量和俯仰误差角、方位误差角的计算。
　　经过系统测试，以ADSP21161为核心的跟踪控制系统能够较好地完成雷达信号的实时处理。测距、测速都达到了比较高的精度，而且能同时跟踪多个目标，达到了系统的设计要求。