完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
ACTEL通常I/O管脚->全局布线代码:
CLKINT clk_buf( .A(clk), .Y(clk_1) ); APA600 256 的代码不是这个 LIBERO9.2版本必须全局布线之后才能将I/O管脚接时钟,目前硬件已接好,请各位大神帮忙,哪里能找到也行 |
|
相关推荐
2个回答
|
|
|
|
1 条评论
|
|
我没有用过ACTEL的FPGA,对它的环境和IO配置一无所知。以下内容依据Altera和Xilinx的调试经验,仅供参考。
//------仅供参考 a.首先,你这代码其实是个BUF,它对布局布线我个人理解无影响。 b.通常情况下,Altera和Xilinx对时钟输入管脚要求添加时钟BUF(本地时钟)或者BUFG(全局时钟Global)。部分高速IO或者专用IO也需要添加IO-BUF(例如Xilinx里要求添加BUFIO)。 c.添加的BUF通常以代码形式添加在源文件中(也有添加到引脚约束文件里的)。 d.但是,某些人员在写代码时可能忽略了BUF的添加,将单端时钟输入管脚直接引用连接到代码逻辑中。这种情况下,编译器会依据你的代码布局布线范围决定是否自动添加BUF。 //------参考结论 所以,如果是对于Altera或者Xilinx而言,写代码时可以跳过时钟BUF的添加。 对于Actel,可以试试不添加BUF,即忽略该段代码。将其他顶层所有使用clk_1的地方改为直接用clk。
|
|
3 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2408 浏览 0 评论
1895 浏览 50 评论
6018 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 21:02 , Processed in 0.807578 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号